Ð þí��Ó ���8��͘���(������������r��Í`�����������������������������(����ti,am3517-craneboard�ti,am3517�ti,omap3����������������������������������+���������#���7TI AM3517 CraneBoard (TMDSEVM3517)�����chosen��������aliases����������=/ocp@68000000/i2c@48070000�����������B/ocp@68000000/i2c@48072000�����������G/ocp@68000000/i2c@48060000�����������L/ocp@68000000/serial@4806a000������������T/ocp@68000000/serial@4806c000������������\/ocp@68000000/serial@49020000������������d/ocp@68000000/serial@4809e000���������cpus�������������������������+�������cpu@0�������������arm,cortex-a8������������lcpu����������x�������������|������������ƒcpu�����������“à���������pmu@54000000��������������arm,cortex-a8-pmu������������xT����€�����������������������¨debugss�������soc�����������ti,omap-infra������mpu������� ����ti,omap3-mpu�������������¨mpu�������iva������� ����ti,iva2.2������������¨iva������� ���²disabled�������dsp������� ����ti,omap3-c64����������������ocp@68000000��������������ti,omap3-l3-smx�simple-bus�����������xh������������������ ��� ���������������������+�������������¹���������¨l3_main����l4@48000000�����������ti,omap3-l4-core�simple-bus����������������������+������������¹����H���������scm@2000��������������ti,omap3-scm�simple-bus����������x�� ��� ����������������������+������������¹������ ��� ����pinmux@30��������� ����ti,omap3-padconf�pinctrl-single����������x���0��8���������������������+�������������À�������������Ñ���������æ�������������ÿ���pinmux_tps_pins���������!��°����������5���Í��������;���Í���������scm_conf@270��������������syscon�simple-bus������������x��p��0���������������������+������������¹������p��0��������5�����������;������pbias_regulator@2b0�����������ti,pbias-omap3�ti,pbias-omap�������������x��°�����������C������pbias_mmc_omap2430����������Jpbias_mmc_omap2430����������Y�w@��������q�-ÆÀ��������5���Ï��������;���Ï���������clocks�����������������������+�������mcbsp5_mux_fck@68�����������‰��������������ti,composite-mux-clock�����������|��������������–������������x���h��������5�����������;���������mcbsp5_fck����������‰��������������ti,composite-clock�����������|��������������5���Õ��������;���Õ������mcbsp1_mux_fck@4������������‰��������������ti,composite-mux-clock�����������|��������������–������������x�����������5��� ��������;��� ������mcbsp1_fck����������‰��������������ti,composite-clock�����������|������ ��������5���Ñ��������;���Ñ������mcbsp2_mux_fck@4������������‰��������������ti,composite-mux-clock�����������|��� �����������–������������x�����������5�����������;���������mcbsp2_fck����������‰��������������ti,composite-clock�����������|��������������5���Ò��������;���Ò������mcbsp3_mux_fck@68�����������‰��������������ti,composite-mux-clock�����������|��� ������������x���h��������5�����������;���������mcbsp3_fck����������‰��������������ti,composite-clock�����������|��� �����������5���Ó��������;���Ó������mcbsp4_mux_fck@68�����������‰��������������ti,composite-mux-clock�����������|��� �����������–������������x���h��������5�����������;���������mcbsp4_fck����������‰��������������ti,composite-clock�����������|��������������5���Ô��������;���Ô������emac_ick@32c������������‰��������������ti,am35xx-gate-clock�������������|������������x��,��������–�����������5���x��������;���x������emac_fck@32c������������‰��������������ti,gate-clock������������|������������x��,��������–��� ������vpfe_ick@32c������������‰��������������ti,am35xx-gate-clock�������������|������������x��,��������–�����������5���y��������;���y������vpfe_fck@32c������������‰��������������ti,gate-clock������������|������������x��,��������–��� ������hsotgusb_ick_am35xx@32c���������‰��������������ti,am35xx-gate-clock�������������|������������x��,��������–������������5���z��������;���z������hsotgusb_fck_am35xx@32c���������‰��������������ti,gate-clock������������|������������x��,��������–�����������5���{��������;���{������hecc_ck@32c���������‰��������������ti,am35xx-gate-clock�������������|������������x��,��������–�����������5���|��������;���|������������clockdomains����������pinmux@a00�������� ����ti,omap3-padconf�pinctrl-single����������x�� ����\���������������������+�������������À�������������Ñ���������æ�������������ÿ������������aes@480c5000���������� ����ti,omap3-aes�������������¨aes����������xHP����P���������������������£������A������B��������¨tx�rx���������prm@48306000���������� ����ti,omap3-prm�������������xH0`���@����������������clocks�����������������������+�������virt_16_8m_ck�����������‰��������������fixed-clock���������²�Y���������5�����������;���������osc_sys_ck@d40����������‰���������� ����ti,mux-clock�������������|���������������������������x�� @��������5�����������;���������sys_ck@1270���������‰��������������ti,divider-clock�������������|�����������–�����������Â������������x��p���������Í��������5�����������;���������sys_clkout1@d70���������‰��������������ti,gate-clock������������|������������x�� p��������–���������dpll3_x2_ck���������‰��������������fixed-factor-clock�����������|�����������ä�����������ï���������dpll3_m2x2_ck�����������‰��������������fixed-factor-clock�����������|�����������ä�����������ï�����������5��� ��������;��� ������dpll4_x2_ck���������‰��������������fixed-factor-clock�����������|�����������ä�����������ï���������corex2_fck����������‰��������������fixed-factor-clock�����������|��� ��������ä�����������ï�����������5���!��������;���!������wkup_l4_ick���������‰��������������fixed-factor-clock�����������|�����������ä�����������ï�����������5���P��������;���P������corex2_d3_fck�����������‰��������������fixed-factor-clock�����������|���!��������ä�����������ï�����������5���q��������;���q������corex2_d5_fck�����������‰��������������fixed-factor-clock�����������|���!��������ä�����������ï�����������5���r��������;���r���������clockdomains�������������cm@48004000�����������ti,omap3-cm����������xH�@���@����clocks�����������������������+�������dummy_apb_pclk����������‰��������������fixed-clock���������²����������omap_32k_fck������������‰��������������fixed-clock���������²��€���������5���B��������;���B������virt_12m_ck���������‰��������������fixed-clock���������²�·���������5�����������;���������virt_13m_ck���������‰��������������fixed-clock���������²�Æ]@��������5�����������;���������virt_19200000_ck������������‰��������������fixed-clock���������²$ø���������5�����������;���������virt_26000000_ck������������‰��������������fixed-clock���������²Œº€��������5�����������;���������virt_38_4m_ck�����������‰��������������fixed-clock���������²Ið���������5�����������;���������dpll4_ck@d00������������‰��������������ti,omap3-dpll-per-clock����������|���������������x�� ��� �� D�� 0��������5�����������;���������dpll4_m2_ck@d48���������‰��������������ti,divider-clock�������������|�����������Â���?���������x�� H���������Í��������5���"��������;���"������dpll4_m2x2_mul_ck�����������‰��������������fixed-factor-clock�����������|���"��������ä�����������ï�����������5���#��������;���#������dpll4_m2x2_ck@d00�����������‰��������������ti,gate-clock������������|���#��������–������������x�� ����������ù��������5���$��������;���$������omap_96m_alwon_fck����������‰��������������fixed-factor-clock�����������|���$��������ä�����������ï�����������5���+��������;���+������dpll3_ck@d00������������‰��������������ti,omap3-dpll-core-clock�������������|���������������x�� ��� �� @�� 0��������5�����������;���������dpll3_m3_ck@1140������������‰��������������ti,divider-clock�������������|�����������–�����������Â������������x��@���������Í��������5���%��������;���%������dpll3_m3x2_mul_ck�����������‰��������������fixed-factor-clock�����������|���%��������ä�����������ï�����������5���&��������;���&������dpll3_m3x2_ck@d00�����������‰��������������ti,gate-clock������������|���&��������–������������x�� ����������ù��������5���'��������;���'������emu_core_alwon_ck�����������‰��������������fixed-factor-clock�����������|���'��������ä�����������ï�����������5���d��������;���d������sys_altclk����������‰��������������fixed-clock���������²������������5���0��������;���0������mcbsp_clks����������‰��������������fixed-clock���������²������������5�����������;���������dpll3_m2_ck@d40���������‰��������������ti,divider-clock�������������|�����������–�����������Â������������x�� @���������Í��������5�����������;���������core_ck���������‰��������������fixed-factor-clock�����������|�����������ä�����������ï�����������5���(��������;���(������dpll1_fck@940�����������‰��������������ti,divider-clock�������������|���(��������–�����������Â������������x�� @���������Í��������5���)��������;���)������dpll1_ck@904������������‰��������������ti,omap3-dpll-clock����������|������)���������x�� �� $�� @�� 4��������5�����������;���������dpll1_x2_ck���������‰��������������fixed-factor-clock�����������|�����������ä�����������ï�����������5���*��������;���*������dpll1_x2m2_ck@944�����������‰��������������ti,divider-clock�������������|���*��������Â������������x�� D���������Í��������5���>��������;���>������cm_96m_fck����������‰��������������fixed-factor-clock�����������|���+��������ä�����������ï�����������5���,��������;���,������omap_96m_fck@d40������������‰���������� ����ti,mux-clock�������������|���,�����������–������������x�� @��������5���G��������;���G������dpll4_m3_ck@e40���������‰��������������ti,divider-clock�������������|�����������–�����������Â��� ���������x��@���������Í��������5���-��������;���-������dpll4_m3x2_mul_ck�����������‰��������������fixed-factor-clock�����������|���-��������ä�����������ï�����������5���.��������;���.������dpll4_m3x2_ck@d00�����������‰��������������ti,gate-clock������������|���.��������–������������x�� ����������ù��������5���/��������;���/������omap_54m_fck@d40������������‰���������� ����ti,mux-clock�������������|���/���0��������–������������x�� @��������5���:��������;���:������cm_96m_d2_fck�����������‰��������������fixed-factor-clock�����������|���,��������ä�����������ï�����������5���1��������;���1������omap_48m_fck@d40������������‰���������� ����ti,mux-clock�������������|���1���0��������–������������x�� @��������5���2��������;���2������omap_12m_fck������������‰��������������fixed-factor-clock�����������|���2��������ä�����������ï�����������5���I��������;���I������dpll4_m4_ck@e40���������‰��������������ti,divider-clock�������������|�����������Â��� ���������x��@���������Í��������5���3��������;���3������dpll4_m4x2_mul_ck�����������‰��������������ti,fixed-factor-clock������������|���3�������������������������������*��������5���4��������;���4������dpll4_m4x2_ck@d00�����������‰��������������ti,gate-clock������������|���4��������–������������x�� ����������ù���������*��������5���v��������;���v������dpll4_m5_ck@f40���������‰��������������ti,divider-clock�������������|�����������Â���?���������x��@���������Í��������5���5��������;���5������dpll4_m5x2_mul_ck�����������‰��������������ti,fixed-factor-clock������������|���5�������������������������������*��������5���6��������;���6������dpll4_m5x2_ck@d00�����������‰��������������ti,gate-clock������������|���6��������–������������x�� ����������ù���������*������dpll4_m6_ck@1140������������‰��������������ti,divider-clock�������������|�����������–�����������Â���?���������x��@���������Í��������5���7��������;���7������dpll4_m6x2_mul_ck�����������‰��������������fixed-factor-clock�����������|���7��������ä�����������ï�����������5���8��������;���8������dpll4_m6x2_ck@d00�����������‰��������������ti,gate-clock������������|���8��������–������������x�� ����������ù��������5���9��������;���9������emu_per_alwon_ck������������‰��������������fixed-factor-clock�����������|���9��������ä�����������ï�����������5���e��������;���e������clkout2_src_gate_ck@d70���������‰���������� ����ti,composite-no-wait-gate-clock����������|���(��������–������������x�� p��������5���;��������;���;������clkout2_src_mux_ck@d70����������‰��������������ti,composite-mux-clock�����������|���(������,���:���������x�� p��������5���<��������;���<������clkout2_src_ck����������‰��������������ti,composite-clock�����������|���;���<��������5���=��������;���=������sys_clkout2@d70���������‰��������������ti,divider-clock�������������|���=��������–�����������Â���@���������x�� p���������=������mpu_ck����������‰��������������fixed-factor-clock�����������|���>��������ä�����������ï�����������5���?��������;���?������arm_fck@924���������‰��������������ti,divider-clock�������������|���?���������x�� $��������Â���������emu_mpu_alwon_ck������������‰��������������fixed-factor-clock�����������|���?��������ä�����������ï�����������5���f��������;���f������l3_ick@a40����������‰��������������ti,divider-clock�������������|���(��������Â������������x�� @���������Í��������5���@��������;���@������l4_ick@a40����������‰��������������ti,divider-clock�������������|���@��������–�����������Â������������x�� @���������Í��������5���A��������;���A������rm_ick@c40����������‰��������������ti,divider-clock�������������|���A��������–�����������Â������������x��@���������Í������gpt10_gate_fck@a00����������‰��������������ti,composite-gate-clock����������|�����������–������������x�� ���������5���C��������;���C������gpt10_mux_fck@a40�����������‰��������������ti,composite-mux-clock�����������|���B�����������–������������x�� @��������5���D��������;���D������gpt10_fck�����������‰��������������ti,composite-clock�����������|���C���D������gpt11_gate_fck@a00����������‰��������������ti,composite-gate-clock����������|�����������–������������x�� ���������5���E��������;���E������gpt11_mux_fck@a40�����������‰��������������ti,composite-mux-clock�����������|���B�����������–������������x�� @��������5���F��������;���F������gpt11_fck�����������‰��������������ti,composite-clock�����������|���E���F������core_96m_fck������������‰��������������fixed-factor-clock�����������|���G��������ä�����������ï�����������5�����������;���������mmchs2_fck@a00����������‰��������������ti,wait-gate-clock�����������|������������x�� ���������–�����������5���¤��������;���¤������mmchs1_fck@a00����������‰��������������ti,wait-gate-clock�����������|������������x�� ���������–�����������5���¥��������;���¥������i2c3_fck@a00������������‰��������������ti,wait-gate-clock�����������|������������x�� ���������–�����������5���¦��������;���¦������i2c2_fck@a00������������‰��������������ti,wait-gate-clock�����������|������������x�� ���������–�����������5���§��������;���§������i2c1_fck@a00������������‰��������������ti,wait-gate-clock�����������|������������x�� ���������–�����������5���¨��������;���¨������mcbsp5_gate_fck@a00���������‰��������������ti,composite-gate-clock����������|�����������–��� ���������x�� ���������5�����������;���������mcbsp1_gate_fck@a00���������‰��������������ti,composite-gate-clock����������|�����������–��� ���������x�� ���������5�����������;���������core_48m_fck������������‰��������������fixed-factor-clock�����������|���2��������ä�����������ï�����������5���H��������;���H������mcspi4_fck@a00����������‰��������������ti,wait-gate-clock�����������|���H���������x�� ���������–�����������5���©��������;���©������mcspi3_fck@a00����������‰��������������ti,wait-gate-clock�����������|���H���������x�� ���������–�����������5���ª��������;���ª������mcspi2_fck@a00����������‰��������������ti,wait-gate-clock�����������|���H���������x�� ���������–�����������5���«��������;���«������mcspi1_fck@a00����������‰��������������ti,wait-gate-clock�����������|���H���������x�� ���������–�����������5���¬��������;���¬������uart2_fck@a00�����������‰��������������ti,wait-gate-clock�����������|���H���������x�� ���������–�����������5�����������;���������uart1_fck@a00�����������‰��������������ti,wait-gate-clock�����������|���H���������x�� ���������–��� ��������5���®��������;���®������core_12m_fck������������‰��������������fixed-factor-clock�����������|���I��������ä�����������ï�����������5���J��������;���J������hdq_fck@a00���������‰��������������ti,wait-gate-clock�����������|���J���������x�� ���������–�����������5���¯��������;���¯������core_l3_ick���������‰��������������fixed-factor-clock�����������|���@��������ä�����������ï�����������5���K��������;���K������sdrc_ick@a10������������‰��������������ti,wait-gate-clock�����������|���K���������x�� ��������–�����������5���w��������;���w������gpmc_fck������������‰��������������fixed-factor-clock�����������|���K��������ä�����������ï���������core_l4_ick���������‰��������������fixed-factor-clock�����������|���A��������ä�����������ï�����������5���L��������;���L������mmchs2_ick@a10����������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–�����������5���°��������;���°������mmchs1_ick@a10����������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–�����������5���±��������;���±������hdq_ick@a10���������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–�����������5���²��������;���²������mcspi4_ick@a10����������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–�����������5���³��������;���³������mcspi3_ick@a10����������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–�����������5���´��������;���´������mcspi2_ick@a10����������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–�����������5���µ��������;���µ������mcspi1_ick@a10����������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–�����������5���¶��������;���¶������i2c3_ick@a10������������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–�����������5���·��������;���·������i2c2_ick@a10������������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–�����������5���¸��������;���¸������i2c1_ick@a10������������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–�����������5���¹��������;���¹������uart2_ick@a10�����������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–�����������5���º��������;���º������uart1_ick@a10�����������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–��� ��������5���»��������;���»������gpt11_ick@a10�����������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–�����������5���¼��������;���¼������gpt10_ick@a10�����������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–�����������5���½��������;���½������mcbsp5_ick@a10����������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–��� ��������5���¾��������;���¾������mcbsp1_ick@a10����������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–��� ��������5���¿��������;���¿������omapctrl_ick@a10������������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–�����������5���À��������;���À������dss_tv_fck@e00����������‰��������������ti,gate-clock������������|���:���������x�����������–�����������5���Ÿ��������;���Ÿ������dss_96m_fck@e00���������‰��������������ti,gate-clock������������|���G���������x�����������–�����������5��� ��������;��� ������dss2_alwon_fck@e00����������‰��������������ti,gate-clock������������|������������x�����������–�����������5���¡��������;���¡������dummy_ck������������‰��������������fixed-clock���������²����������gpt1_gate_fck@c00�����������‰��������������ti,composite-gate-clock����������|�����������–�������������x�����������5���M��������;���M������gpt1_mux_fck@c40������������‰��������������ti,composite-mux-clock�����������|���B������������x��@��������5���N��������;���N������gpt1_fck������������‰��������������ti,composite-clock�����������|���M���N������aes2_ick@a10������������‰��������������ti,omap3-interface-clock�������������|���L��������–������������x�� ��������5���Á��������;���Á������wkup_32k_fck������������‰��������������fixed-factor-clock�����������|���B��������ä�����������ï�����������5���O��������;���O������gpio1_dbck@c00����������‰��������������ti,gate-clock������������|���O���������x�����������–�����������5���—��������;���—������sha12_ick@a10�����������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–�����������5���Â��������;���Â������wdt2_fck@c00������������‰��������������ti,wait-gate-clock�����������|���O���������x�����������–�����������5���˜��������;���˜������wdt2_ick@c10������������‰��������������ti,omap3-interface-clock�������������|���P���������x����������–�����������5���™��������;���™������wdt1_ick@c10������������‰��������������ti,omap3-interface-clock�������������|���P���������x����������–�����������5���š��������;���š������gpio1_ick@c10�����������‰��������������ti,omap3-interface-clock�������������|���P���������x����������–�����������5���›��������;���›������omap_32ksync_ick@c10������������‰��������������ti,omap3-interface-clock�������������|���P���������x����������–�����������5���œ��������;���œ������gpt12_ick@c10�����������‰��������������ti,omap3-interface-clock�������������|���P���������x����������–�����������5�����������;���������gpt1_ick@c10������������‰��������������ti,omap3-interface-clock�������������|���P���������x����������–������������5���ž��������;���ž������per_96m_fck���������‰��������������fixed-factor-clock�����������|���+��������ä�����������ï�����������5��� ��������;��� ������per_48m_fck���������‰��������������fixed-factor-clock�����������|���2��������ä�����������ï�����������5���Q��������;���Q������uart3_fck@1000����������‰��������������ti,wait-gate-clock�����������|���Q���������x�����������–�����������5���}��������;���}������gpt2_gate_fck@1000����������‰��������������ti,composite-gate-clock����������|�����������–������������x�����������5���R��������;���R������gpt2_mux_fck@1040�����������‰��������������ti,composite-mux-clock�����������|���B������������x��@��������5���S��������;���S������gpt2_fck������������‰��������������ti,composite-clock�����������|���R���S������gpt3_gate_fck@1000����������‰��������������ti,composite-gate-clock����������|�����������–������������x�����������5���T��������;���T������gpt3_mux_fck@1040�����������‰��������������ti,composite-mux-clock�����������|���B�����������–������������x��@��������5���U��������;���U������gpt3_fck������������‰��������������ti,composite-clock�����������|���T���U������gpt4_gate_fck@1000����������‰��������������ti,composite-gate-clock����������|�����������–������������x�����������5���V��������;���V������gpt4_mux_fck@1040�����������‰��������������ti,composite-mux-clock�����������|���B�����������–������������x��@��������5���W��������;���W������gpt4_fck������������‰��������������ti,composite-clock�����������|���V���W������gpt5_gate_fck@1000����������‰��������������ti,composite-gate-clock����������|�����������–������������x�����������5���X��������;���X������gpt5_mux_fck@1040�����������‰��������������ti,composite-mux-clock�����������|���B�����������–������������x��@��������5���Y��������;���Y������gpt5_fck������������‰��������������ti,composite-clock�����������|���X���Y������gpt6_gate_fck@1000����������‰��������������ti,composite-gate-clock����������|�����������–������������x�����������5���Z��������;���Z������gpt6_mux_fck@1040�����������‰��������������ti,composite-mux-clock�����������|���B�����������–������������x��@��������5���[��������;���[������gpt6_fck������������‰��������������ti,composite-clock�����������|���Z���[������gpt7_gate_fck@1000����������‰��������������ti,composite-gate-clock����������|�����������–������������x�����������5���\��������;���\������gpt7_mux_fck@1040�����������‰��������������ti,composite-mux-clock�����������|���B�����������–������������x��@��������5���]��������;���]������gpt7_fck������������‰��������������ti,composite-clock�����������|���\���]������gpt8_gate_fck@1000����������‰��������������ti,composite-gate-clock����������|�����������–��� ���������x�����������5���^��������;���^������gpt8_mux_fck@1040�����������‰��������������ti,composite-mux-clock�����������|���B�����������–������������x��@��������5���_��������;���_������gpt8_fck������������‰��������������ti,composite-clock�����������|���^���_������gpt9_gate_fck@1000����������‰��������������ti,composite-gate-clock����������|�����������–��� ���������x�����������5���`��������;���`������gpt9_mux_fck@1040�����������‰��������������ti,composite-mux-clock�����������|���B�����������–������������x��@��������5���a��������;���a������gpt9_fck������������‰��������������ti,composite-clock�����������|���`���a������per_32k_alwon_fck�����������‰��������������fixed-factor-clock�����������|���B��������ä�����������ï�����������5���b��������;���b������gpio6_dbck@1000���������‰��������������ti,gate-clock������������|���b���������x�����������–�����������5���~��������;���~������gpio5_dbck@1000���������‰��������������ti,gate-clock������������|���b���������x�����������–�����������5�����������;���������gpio4_dbck@1000���������‰��������������ti,gate-clock������������|���b���������x�����������–�����������5���€��������;���€������gpio3_dbck@1000���������‰��������������ti,gate-clock������������|���b���������x�����������–�����������5�����������;���������gpio2_dbck@1000���������‰��������������ti,gate-clock������������|���b���������x�����������–��� ��������5���‚��������;���‚������wdt3_fck@1000�����������‰��������������ti,wait-gate-clock�����������|���b���������x�����������–�����������5���ƒ��������;���ƒ������per_l4_ick����������‰��������������fixed-factor-clock�����������|���A��������ä�����������ï�����������5���c��������;���c������gpio6_ick@1010����������‰��������������ti,omap3-interface-clock�������������|���c���������x����������–�����������5���„��������;���„������gpio5_ick@1010����������‰��������������ti,omap3-interface-clock�������������|���c���������x����������–�����������5���…��������;���…������gpio4_ick@1010����������‰��������������ti,omap3-interface-clock�������������|���c���������x����������–�����������5���†��������;���†������gpio3_ick@1010����������‰��������������ti,omap3-interface-clock�������������|���c���������x����������–�����������5���‡��������;���‡������gpio2_ick@1010����������‰��������������ti,omap3-interface-clock�������������|���c���������x����������–��� ��������5���ˆ��������;���ˆ������wdt3_ick@1010�����������‰��������������ti,omap3-interface-clock�������������|���c���������x����������–�����������5���‰��������;���‰������uart3_ick@1010����������‰��������������ti,omap3-interface-clock�������������|���c���������x����������–�����������5���Š��������;���Š������uart4_ick@1010����������‰��������������ti,omap3-interface-clock�������������|���c���������x����������–�����������5���‹��������;���‹������gpt9_ick@1010�����������‰��������������ti,omap3-interface-clock�������������|���c���������x����������–��� ��������5���Œ��������;���Œ������gpt8_ick@1010�����������‰��������������ti,omap3-interface-clock�������������|���c���������x����������–��� ��������5�����������;���������gpt7_ick@1010�����������‰��������������ti,omap3-interface-clock�������������|���c���������x����������–�����������5���Ž��������;���Ž������gpt6_ick@1010�����������‰��������������ti,omap3-interface-clock�������������|���c���������x����������–�����������5�����������;���������gpt5_ick@1010�����������‰��������������ti,omap3-interface-clock�������������|���c���������x����������–�����������5�����������;���������gpt4_ick@1010�����������‰��������������ti,omap3-interface-clock�������������|���c���������x����������–�����������5���‘��������;���‘������gpt3_ick@1010�����������‰��������������ti,omap3-interface-clock�������������|���c���������x����������–�����������5���’��������;���’������gpt2_ick@1010�����������‰��������������ti,omap3-interface-clock�������������|���c���������x����������–�����������5���“��������;���“������mcbsp2_ick@1010���������‰��������������ti,omap3-interface-clock�������������|���c���������x����������–������������5���”��������;���”������mcbsp3_ick@1010���������‰��������������ti,omap3-interface-clock�������������|���c���������x����������–�����������5���•��������;���•������mcbsp4_ick@1010���������‰��������������ti,omap3-interface-clock�������������|���c���������x����������–�����������5���–��������;���–������mcbsp2_gate_fck@1000������������‰��������������ti,composite-gate-clock����������|�����������–�������������x�����������5�����������;���������mcbsp3_gate_fck@1000������������‰��������������ti,composite-gate-clock����������|�����������–������������x�����������5��� ��������;��� ������mcbsp4_gate_fck@1000������������‰��������������ti,composite-gate-clock����������|�����������–������������x�����������5�����������;���������emu_src_mux_ck@1140���������‰���������� ����ti,mux-clock�������������|������d���e���f���������x��@��������5���g��������;���g������emu_src_ck����������‰��������������ti,clkdm-gate-clock����������|���g��������5���h��������;���h������pclk_fck@1140�����������‰��������������ti,divider-clock�������������|���h��������–�����������Â������������x��@���������Í������pclkx2_fck@1140���������‰��������������ti,divider-clock�������������|���h��������–�����������Â������������x��@���������Í������atclk_fck@1140����������‰��������������ti,divider-clock�������������|���h��������–�����������Â������������x��@���������Í������traceclk_src_fck@1140�����������‰���������� ����ti,mux-clock�������������|������d���e���f��������–������������x��@��������5���i��������;���i������traceclk_fck@1140�����������‰��������������ti,divider-clock�������������|���i��������–�����������Â������������x��@���������Í������secure_32k_fck����������‰��������������fixed-clock���������²��€���������5���j��������;���j������gpt12_fck�����������‰��������������fixed-factor-clock�����������|���j��������ä�����������ï���������wdt1_fck������������‰��������������fixed-factor-clock�����������|���j��������ä�����������ï���������ipss_ick@a10������������‰��������������ti,am35xx-interface-clock������������|���K���������x�� ��������–�����������5�����������;���������rmii_ck���������‰��������������fixed-clock���������²úð€��������5�����������;���������pclk_ck���������‰��������������fixed-clock���������²›üÀ��������5�����������;���������uart4_ick_am35xx@a10������������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–���������uart4_fck_am35xx@a00������������‰��������������ti,wait-gate-clock�����������|���H���������x�� ���������–���������dpll5_ck@d04������������‰��������������ti,omap3-dpll-clock����������|���������������x�� �� $�� L�� 4���������S���������e��������5���k��������;���k������dpll5_m2_ck@d50���������‰��������������ti,divider-clock�������������|���k��������Â������������x�� P���������Í��������5���u��������;���u������sgx_gate_fck@b00������������‰��������������ti,composite-gate-clock����������|���(��������–������������x�����������5���s��������;���s������core_d3_ck����������‰��������������fixed-factor-clock�����������|���(��������ä�����������ï�����������5���l��������;���l������core_d4_ck����������‰��������������fixed-factor-clock�����������|���(��������ä�����������ï�����������5���m��������;���m������core_d6_ck����������‰��������������fixed-factor-clock�����������|���(��������ä�����������ï�����������5���n��������;���n������omap_192m_alwon_fck���������‰��������������fixed-factor-clock�����������|���$��������ä�����������ï�����������5���o��������;���o������core_d2_ck����������‰��������������fixed-factor-clock�����������|���(��������ä�����������ï�����������5���p��������;���p������sgx_mux_fck@b40���������‰��������������ti,composite-mux-clock�������� ���|���l���m���n���,���o���p���q���r���������x��@��������5���t��������;���t������sgx_fck���������‰��������������ti,composite-clock�����������|���s���t������sgx_ick@b10���������‰��������������ti,wait-gate-clock�����������|���@���������x����������–������������5���É��������;���É������cpefuse_fck@a08���������‰��������������ti,gate-clock������������|������������x�� ��������–������������5���Ã��������;���Ã������ts_fck@a08����������‰��������������ti,gate-clock������������|���B���������x�� ��������–�����������5���Ä��������;���Ä������usbtll_fck@a08����������‰��������������ti,wait-gate-clock�����������|���u���������x�� ��������–�����������5���Å��������;���Å������usbtll_ick@a18����������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–�����������5���Æ��������;���Æ������mmchs3_ick@a10����������‰��������������ti,omap3-interface-clock�������������|���L���������x�� ��������–�����������5���Ç��������;���Ç������mmchs3_fck@a00����������‰��������������ti,wait-gate-clock�����������|������������x�� ���������–�����������5���È��������;���È������dss1_alwon_fck_3430es2@e00����������‰��������������ti,dss-gate-clock������������|���v��������–�������������x������������*��������5���¢��������;���¢������dss_ick_3430es2@e10���������‰��������������ti,omap3-dss-interface-clock�������������|���A���������x����������–������������5���£��������;���£������usbhost_120m_fck@1400�����������‰��������������ti,gate-clock������������|���u���������x�����������–�����������5���Ê��������;���Ê������usbhost_48m_fck@1400������������‰��������������ti,dss-gate-clock������������|���2���������x�����������–������������5���Ë��������;���Ë������usbhost_ick@1410������������‰��������������ti,omap3-dss-interface-clock�������������|���A���������x����������–������������5���Ì��������;���Ì���������clockdomains�������core_l3_clkdm�������������ti,clockdomain�����������|���w������x���y���z���{���|������dpll3_clkdm�����������ti,clockdomain�����������|���������dpll1_clkdm�����������ti,clockdomain�����������|���������per_clkdm�������������ti,clockdomain��������h���|���}���~������€������‚���ƒ���„���…���†���‡���ˆ���‰���Š���‹���Œ������Ž���������‘���’���“���”���•���–������emu_clkdm�������������ti,clockdomain�����������|���h������dpll4_clkdm�����������ti,clockdomain�����������|���������wkup_clkdm������������ti,clockdomain�������� ���|���—���˜���™���š���›���œ������ž������dss_clkdm�������������ti,clockdomain�����������|���Ÿ��� ���¡���¢���£������core_l4_clkdm�������������ti,clockdomain��������”���|���¤���¥���¦���§���¨���©���ª���«���¬������®���¯���°���±���²���³���´���µ���¶���·���¸���¹���º���»���¼���½���¾���¿���À���Á���Â���Ã���Ä���Å���Æ���Ç���È������dpll5_clkdm�����������ti,clockdomain�����������|���k������sgx_clkdm�������������ti,clockdomain�����������|���É������usbhost_clkdm�������������ti,clockdomain�����������|���Ê���Ë���Ì������������counter@48320000��������������ti,omap-counter32k�����������xH2����� ���������¨counter_32k�������interrupt-controller@48200000�������������ti,omap3-intc�������������Ñ���������À������������xH �������������5�����������;���������dma-controller@48056000�������"����ti,omap3630-sdma�ti,omap3430-sdma������������xH`������������������� ��������������m�����������x��� ��������…���`��������5�����������;���������gpio@48310000�������������ti,omap3-gpio������������xH1��������������������������¨gpio1������������’���������¤��������´�������������Ñ���������À���������gpio@49050000�������������ti,omap3-gpio������������xI��������������������������¨gpio2������������¤��������´�������������Ñ���������À���������gpio@49052000�������������ti,omap3-gpio������������xI �������������������������¨gpio3������������¤��������´�������������Ñ���������À���������gpio@49054000�������������ti,omap3-gpio������������xI@���������������� ���������¨gpio4������������¤��������´�������������Ñ���������À���������gpio@49056000�������������ti,omap3-gpio������������xI`����������������!���������¨gpio5������������¤��������´�������������Ñ���������À���������gpio@49058000�������������ti,omap3-gpio������������xI€����������������"���������¨gpio6������������¤��������´�������������Ñ���������À���������serial@4806a000�����������ti,omap3-uart������������xH ��� ���������À������H��������£������1������2��������¨tx�rx������������¨uart1�����������²Ül�������serial@4806c000�����������ti,omap3-uart������������xHÀ������������À������I��������£������3������4��������¨tx�rx������������¨uart2�����������²Ül�������serial@49020000�����������ti,omap3-uart������������xI�������������À������J��������£������5������6��������¨tx�rx������������¨uart3�����������²Ül�������i2c@48070000���������� ����ti,omap3-i2c�������������xH�����€������������8��������£��������������������¨tx�rx������������������������+�������������¨i2c1������������²�'¬@���tps@2d�����������x���-����������ti,tps65910���������Ôdefault���������â���Í���������������������������������ì��������ý���Î�������� ���Î�����������Î��������!���Î��������-���Î��������9���Î��������E���Î��������Q���Î���regulators�����������������������+�������regulator@0����������x������������^vrtc�������������s������regulator@1����������x�����������^vio����������s������regulator@2����������x�����������^vdd1���������� ��Jvdd_core������������Y�O€��������q�O€���������‡���������s������regulator@3����������x�����������^vdd2������������Jvdd_shv���������Y�2Z ��������q�2Z ���������s��������5���Ð��������;���Ð������regulator@4����������x�����������^vdd3����������regulator@5����������x�����������^vdig1���������regulator@6����������x�����������^vdig2���������regulator@7����������x�����������^vpll������������Y�w@��������q�w@���������s������regulator@8����������x�����������^vdac������������Y�w@��������q�w@���������s������regulator@9����������x��� ��������^vaux1�����������Y�w@��������q�w@���������s������regulator@10�������������x��� ��������^vaux2�����������Y�w@��������q�w@���������s������regulator@11�������������x�����������^vaux33��������regulator@12�������������x�����������^vmmc������������Y�2Z ��������q�2Z ���������s������regulator@13�������������x��� ��������^vbb����������������i2c@48072000���������� ����ti,omap3-i2c�������������xH ����€������������9��������£��������������������¨tx�rx������������������������+�������������¨i2c2������������²�€������ ���²disabled����������i2c@48060000���������� ����ti,omap3-i2c�������������xH�����€������������=��������£��������������������¨tx�rx������������������������+�������������¨i2c3������������²�€������ ���²disabled����������mailbox@48094000��������������ti,omap3-mailbox�������������¨mailbox����������xH @������������������������™�����������¥�����������·��������� ���²disabled�������dsp���������É��������������������Ô��������������������spi@48098000��������������ti,omap2-mcspi�����������xH €����������������A���������������������+�������������¨mcspi1����������ß���������@��£������#������$������%������&������'������(������)������*������ ��¨tx0�rx0�tx1�rx1�tx2�rx2�tx3�rx3�������spi@4809a000��������������ti,omap2-mcspi�����������xH ����������������B���������������������+�������������¨mcspi2����������ß��������� ��£������+������,������-������.��������¨tx0�rx0�tx1�rx1�������spi@480b8000��������������ti,omap2-mcspi�����������xH€����������������[���������������������+�������������¨mcspi3����������ß��������� ��£��������������������������������¨tx0�rx0�tx1�rx1�������spi@480ba000��������������ti,omap2-mcspi�����������xH ����������������0���������������������+�������������¨mcspi4����������ß�����������£������F������G��������¨tx0�rx0�������1w@480b2000�����������ti,omap3-1w����������xH ����������������:���������¨hdq1w���������mmc@4809c000��������������ti,omap3-hsmmc�����������xH À����������������S���������¨mmc1�������������í��������£������=������>��������¨tx�rx�����������ú���Ï�����������Ð�����������������mmc@480b4000��������������ti,omap3-hsmmc�����������xH@����������������V���������¨mmc2������������£������/������0��������¨tx�rx��������� ���²disabled����������mmc@480ad000��������������ti,omap3-hsmmc�����������xH Ð����������������^���������¨mmc3������������£������M������N��������¨tx�rx��������� ���²disabled����������mmu@480bd400��������������������������ti,omap2-iommu�����������xHÔ����€���������������������¨mmu_isp���������*��������� ���²disabled����������mmu@5d000000��������������������������ti,omap2-iommu�����������x]������€���������������������¨mmu_iva������� ���²disabled����������wdt@48314000���������� ����ti,omap3-wdt�������������xH1@����€������ ���¨wd_timer2���������mcbsp@48074000������������ti,omap3-mcbsp�����������xH@����ÿ��������:mpu����������������;���<������ ��Dcommon�tx�rx������������T���€���������¨mcbsp1����������£������������ ��������¨tx�rx������������|���Ñ���������ƒfck������� ���²disabled����������mcbsp@49022000������������ti,omap3-mcbsp�����������xI ����ÿI€����ÿ������ ��:mpu�sidetone�������������������>���?�����������Dcommon�tx�rx�sidetone�����������T������������¨mcbsp2�mcbsp2_sidetone����������£������!������"��������¨tx�rx������������|���Ò���”���������ƒfck�ick������� ���²disabled����������mcbsp@49024000������������ti,omap3-mcbsp�����������xI@����ÿI ����ÿ������ ��:mpu�sidetone�������������������Y���Z�����������Dcommon�tx�rx�sidetone�����������T���€���������¨mcbsp3�mcbsp3_sidetone����������£��������������������¨tx�rx������������|���Ó���•���������ƒfck�ick������� ���²disabled����������mcbsp@49026000������������ti,omap3-mcbsp�����������xI`����ÿ��������:mpu����������������6���7������ ��Dcommon�tx�rx������������T���€���������¨mcbsp4����������£��������������������¨tx�rx������������|���Ô���������ƒfck������� ���²disabled����������mcbsp@48096000������������ti,omap3-mcbsp�����������xH `����ÿ��������:mpu����������������Q���R������ ��Dcommon�tx�rx������������T���€���������¨mcbsp5����������£��������������������¨tx�rx������������|���Õ���������ƒfck������� ���²disabled����������sham@480c3000�������������ti,omap3-sham������������¨sham�������������xH0����d������������1��������£������E��������¨rx��������smartreflex@480cb000��������������ti,omap3-smartreflex-core������������¨smartreflex_core�������������xH°����������������������smartreflex@480c9000��������������ti,omap3-smartreflex-iva�������������¨smartreflex_mpu_iva����������xH���������������������� ���²disabled����������timer@48318000������������ti,omap3430-timer������������xH1€����������������%���������¨timer1�����������c������timer@49032000������������ti,omap3430-timer������������xI ����������������&���������¨timer2��������timer@49034000������������ti,omap3430-timer������������xI@����������������'���������¨timer3��������timer@49036000������������ti,omap3430-timer������������xI`����������������(���������¨timer4��������timer@49038000������������ti,omap3430-timer������������xI€����������������)���������¨timer5�����������r������timer@4903a000������������ti,omap3430-timer������������xI ����������������*���������¨timer6�����������r������timer@4903c000������������ti,omap3430-timer������������xIÀ����������������+���������¨timer7�����������r������timer@4903e000������������ti,omap3430-timer������������xIà����������������,���������¨timer8��������������������r������timer@49040000������������ti,omap3430-timer������������xI�����������������-���������¨timer9�����������������timer@48086000������������ti,omap3430-timer������������xH`����������������.���������¨timer10����������������timer@48088000������������ti,omap3430-timer������������xH€����������������/���������¨timer11����������������timer@48304000������������ti,omap3430-timer������������xH0@����������������_���������¨timer12����������c���������Œ������usbhstll@48062000��������� ����ti,usbhs-tll�������������xH ����������������N���������¨usb_tll_hs��������usbhshost@48064000������������ti,usbhs-host������������xH@�������������¨usb_host_hs����������������������+�������������¹���ohci@48064400�������������ti,ohci-omap3������������xHD����������������������������L������ehci@48064800��������� ����ti,ehci-omap�������������xHH����������������������������M���������gpmc@6e000000�������������ti,omap3430-gpmc�������������¨gpmc�������������xn�����Ð��������������������£��������������¨rxtx������������œ�����������¨������������������������+�������������Ñ���������À������������¤��������´���������usb_otg_hs@480ab000�����������ti,omap3-musb������������xH °����������������\���]��������Dmc�dma�����������¨usb_otg_hs����������º�����������Å�����������Í��������� ���²disabled����������dss@48050000���������� ����ti,omap3-dss�������������xH����������� ���²disabled���������� ���¨dss_core�������������|���¢���������ƒfck����������������������+�������������¹���dispc@48050400������������ti,omap3-dispc�����������xH���������������������� ���¨dss_dispc������������|���¢���������ƒfck�������encoder@4804fc00���������� ����ti,omap3-dsi�������������xHü����Hþ����@Hÿ���� ��������:proto�phy�pll��������������������� ���²disabled���������� ���¨dss_dsi1�������������|���¢���¡���������ƒfck�sys_clk�������encoder@48050800��������������ti,omap3-rfbi������������xH���������� ���²disabled���������� ���¨dss_rfbi�������������|���¢���£���������ƒfck�ick�������encoder@48050c00��������������ti,omap3-venc������������xH���������� ���²disabled���������� ���¨dss_venc�������������|���Ÿ���������ƒfck����������ssi-controller@48058000������� ����ti,omap3-ssi�������������¨ssi������� ���²disabled�������������xH€����H������������:sys�gdd�������������G��������Dgdd_mpu����������������������+�������������¹���ssi-port@4805a000�������������ti,omap3-ssi-port������������xH ����H¨������������:tx�rx���������������������������C���D������ssi-port@4805b000�������������ti,omap3-ssi-port������������xH°����H¸������������:tx�rx���������������������������E���F���������am35x_otg_hs@5c040000�������������ti,omap3-musb��������� ���¨am35x_otg_hs���������� ���²disabled�������������x\�����������������G��������Dmc��������ethernet@0x5c000000�����������ti,am3517-emac�������� ���¨davinci_emac�������������²okay�������������x\������������������C���D���E���F��������C�����������Ö�����������ñ�����������������������+�� ���������D�����������W��������������ethernet@0x5c030000�����������ti,davinci_mdio������� ���¨davinci_mdio�������������²okay�������������x\�������������i�B@���������������������+����������serial@4809e000�����������ti,omap3-uart������������¨uart4��������� ���²disabled�������������xH à����������������T��������£������7������6��������¨tx�rx�����������²Ül�������pinmux@480025d8������� ����ti,omap3-padconf�pinctrl-single����������xH�%Ø���$���������������������+�������������À�������������Ñ���������æ�������������ÿ���������memory@80000000����������lmemory�����������x€������������fixedregulator������������regulator-fixed���������Jvbat������������Y�LK@��������q�LK@���������‡��������5���Î��������;���Î��������� compatible�interrupt-parent�#address-cells�#size-cells�model�i2c0�i2c1�i2c2�serial0�serial1�serial2�serial3�device_type�reg�clocks�clock-names�clock-latency�interrupts�ti,hwmods�status�ranges�#interrupt-cells�interrupt-controller�pinctrl-single,register-width�pinctrl-single,function-mask�pinctrl-single,pins�linux,phandle�syscon�regulator-name�regulator-min-microvolt�regulator-max-microvolt�#clock-cells�ti,bit-shift�dmas�dma-names�clock-frequency�ti,max-div�ti,index-starts-at-one�clock-mult�clock-div�ti,set-bit-to-disable�ti,clock-mult�ti,clock-div�ti,set-rate-parent�ti,index-power-of-two�ti,low-power-stop�ti,lock�#dma-cells�dma-channels�dma-requests�ti,gpio-always-on�gpio-controller�#gpio-cells�interrupts-extended�pinctrl-names�pinctrl-0�ti,en-ck32k-xtal�vcc1-supply�vcc2-supply�vcc3-supply�vcc4-supply�vcc5-supply�vcc6-supply�vcc7-supply�vccio-supply�regulator-compatible�regulator-always-on�regulator-boot-on�#mbox-cells�ti,mbox-num-users�ti,mbox-num-fifos�ti,mbox-tx�ti,mbox-rx�ti,spi-num-cs�ti,dual-volt�pbias-supply�vmmc-supply�bus-width�#iommu-cells�ti,#tlb-entries�reg-names�interrupt-names�ti,buffer-size�ti,timer-alwon�ti,timer-dsp�ti,timer-pwm�ti,timer-secure�gpmc,num-cs�gpmc,num-waitpins�multipoint�num-eps�ram-bits�ti,davinci-ctrl-reg-offset�ti,davinci-ctrl-mod-reg-offset�ti,davinci-ctrl-ram-offset�ti,davinci-ctrl-ram-size�ti,davinci-rmii-en�local-mac-address�bus_freq�