Ð
þí��ûs���8��ô0���(������������C��óø�����������������������������E����headacoustics,omap3-ha�technexion,omap3-tao3530�ti,omap34xx�ti,omap3�������������������������������������+���������3���7TI OMAP3 HEAD acoustics baseboard with TAO3530 SOM�����chosen��������aliases����������=/ocp@68000000/i2c@48070000�����������B/ocp@68000000/i2c@48072000�����������G/ocp@68000000/i2c@48060000�����������L/ocp@68000000/serial@4806a000������������T/ocp@68000000/serial@4806c000������������\/ocp@68000000/serial@49020000���������cpus�������������������������+�������cpu@0�������������arm,cortex-a8������������dcpu����������p�������������t������������{cpu����������‡�“à������(���•�èH�à˜�А�g8�¡ �O€�dp�`ð�	'À�™p���������¦������������pmu@54000000��������������arm,cortex-a8-pmu������������pT����€�����������²������������½debugss�������soc�����������ti,omap-infra������mpu�������
����ti,omap3-mpu�������������½mpu�������iva�������
����ti,iva2.2������������½iva����dsp�������
����ti,omap3-c64����������������ocp@68000000��������������ti,omap3-l3-smx�simple-bus�����������ph���������������²���	���
���������������������+�������������Ç���������½l3_main����l4@48000000�����������ti,omap3-l4-core�simple-bus����������������������+������������Ç����H���������scm@2000��������������ti,omap3-scm�simple-bus����������p�� ��� ����������������������+������������Ç������ ��� ����pinmux@30��������� ����ti,omap3-padconf�pinctrl-single����������p���0��8���������������������+�������������Î�������������ß���������ô�������������ÿ��������/default���������=������������������	���
���pinmux_hsusbb2_pins�������`��G��À�����Â�����Ä����Æ����È����Ê����¤����¦����¨����ª����¬����®����������[�����������a���������pinmux_mmc1_pins����������P��G�������������������������� ����"����$����&����������[���ô��������a���ô������pinmux_mmc2_pins����������0��G��(����*����,����.����0����2����������[���ø��������a���ø������pinmux_wlan_gpio������������G��^���������pinmux_uart3_pins�����������G��n��A���p������������[���ê��������a���ê������pinmux_i2c3_pins������������G��’����”����������[���ð��������a���ð������pinmux_mcspi1_pins�������� ��G��˜�����š������œ����ž������������[���ñ��������a���ñ������pinmux_mcspi3_pins�������� ��G��¬�����®����°�����²����������[���ò��������a���ò������pinmux_mcbsp3_pins�������� ��G��<������>�����@�����B�����������[���ý��������a���ý������pinmux_twl4030_pins���������G��°��A��������[���ë��������a���ë������pinmux_sound2_pins����������G���n���������pinmux_led_blue_pins������������G���à�����������[�����������a���������pinmux_led_green_pins�����������G���ö�����������[���	��������a���	������pinmux_led_red_pins���������G���þ�����������[���
��������a���
������pinmux_poweroff_pins������������G�������������[��
��������a��
������pinmux_powerdown_input_pins���������G������������[�����������a���������fpga_boot0_pins������� ��G���ê�����ì������î������ð����������[�����������a���������fpga_boot1_pins������� ��G���r�����t������v������x����������[�����������a������������scm_conf@270��������������syscon�simple-bus������������p��p��0���������������������+������������Ç������p��0��������[�����������a������pbias_regulator@2b0�����������ti,pbias-omap3�ti,pbias-omap�������������p��°�����������i������pbias_mmc_omap2430����������ppbias_mmc_omap2430�����������w@��������—�-ÆÀ��������[���ó��������a���ó���������clocks�����������������������+�������mcbsp5_mux_fck@68�����������¯��������������ti,composite-mux-clock�����������t������
��������¼������������p���h��������[�����������a���������mcbsp5_fck����������¯��������������ti,composite-clock�����������t��������������[���ÿ��������a���ÿ������mcbsp1_mux_fck@4������������¯��������������ti,composite-mux-clock�����������t������
��������¼������������p�����������[�����������a���������mcbsp1_fck����������¯��������������ti,composite-clock�����������t��������������[���ú��������a���ú������mcbsp2_mux_fck@4������������¯��������������ti,composite-mux-clock�����������t������
��������¼������������p�����������[�����������a���������mcbsp2_fck����������¯��������������ti,composite-clock�����������t��������������[���û��������a���û������mcbsp3_mux_fck@68�����������¯��������������ti,composite-mux-clock�����������t������
���������p���h��������[�����������a���������mcbsp3_fck����������¯��������������ti,composite-clock�����������t��������������[���ü��������a���ü������mcbsp4_mux_fck@68�����������¯��������������ti,composite-mux-clock�����������t������
��������¼������������p���h��������[�����������a���������mcbsp4_fck����������¯��������������ti,composite-clock�����������t��������������[���þ��������a���þ������������clockdomains����������pinmux@a00�������� ����ti,omap3-padconf�pinctrl-single����������p��
����\���������������������+�������������Î�������������ß���������ô�������������ÿ���pinmux_twl4030_vpins���������� ��G�����������������������������������[���ì��������a���ì���������������aes@480c5000����������
����ti,omap3-aes�������������½aes����������pHP����P���������²������������É������A������B��������Îtx�rx���������	��Ødisabled����������prm@48306000����������
����ti,omap3-prm�������������pH0`���@����������²������clocks�����������������������+�������virt_16_8m_ck�����������¯��������������fixed-clock���������ß�Y���������[�����������a���������osc_sys_ck@d40����������¯����������
����ti,mux-clock�������������t���������������������������p��
@��������[��� ��������a��� ������sys_ck@1270���������¯��������������ti,divider-clock�������������t��� ��������¼�����������ï������������p��p���������ú��������[���%��������a���%������sys_clkout1@d70���������¯��������������ti,gate-clock������������t��� ���������p��
p��������¼���������dpll3_x2_ck���������¯��������������fixed-factor-clock�����������t���!����������������������������dpll3_m2x2_ck�����������¯��������������fixed-factor-clock�����������t���"������������������������������[���$��������a���$������dpll4_x2_ck���������¯��������������fixed-factor-clock�����������t���#����������������������������corex2_fck����������¯��������������fixed-factor-clock�����������t���$������������������������������[���&��������a���&������wkup_l4_ick���������¯��������������fixed-factor-clock�����������t���%������������������������������[���U��������a���U������corex2_d3_fck�����������¯��������������fixed-factor-clock�����������t���&������������������������������[���Œ��������a���Œ������corex2_d5_fck�����������¯��������������fixed-factor-clock�����������t���&������������������������������[�����������a������������clockdomains�������������cm@48004000�����������ti,omap3-cm����������pH�@���@����clocks�����������������������+�������dummy_apb_pclk����������¯��������������fixed-clock���������ß����������omap_32k_fck������������¯��������������fixed-clock���������ß��€���������[���G��������a���G������virt_12m_ck���������¯��������������fixed-clock���������ß�·���������[�����������a���������virt_13m_ck���������¯��������������fixed-clock���������ß�Æ]@��������[�����������a���������virt_19200000_ck������������¯��������������fixed-clock���������ß$ø���������[�����������a���������virt_26000000_ck������������¯��������������fixed-clock���������ߌº€��������[�����������a���������virt_38_4m_ck�����������¯��������������fixed-clock���������ßIð���������[�����������a���������dpll4_ck@d00������������¯��������������ti,omap3-dpll-per-clock����������t���%���%���������p��
���
 ��
D��
0��������[���#��������a���#������dpll4_m2_ck@d48���������¯��������������ti,divider-clock�������������t���#��������ï���?���������p��
H���������ú��������[���'��������a���'������dpll4_m2x2_mul_ck�����������¯��������������fixed-factor-clock�����������t���'������������������������������[���(��������a���(������dpll4_m2x2_ck@d00�����������¯��������������ti,gate-clock������������t���(��������¼������������p��
����������&��������[���)��������a���)������omap_96m_alwon_fck����������¯��������������fixed-factor-clock�����������t���)������������������������������[���0��������a���0������dpll3_ck@d00������������¯��������������ti,omap3-dpll-core-clock�������������t���%���%���������p��
���
 ��
@��
0��������[���!��������a���!������dpll3_m3_ck@1140������������¯��������������ti,divider-clock�������������t���!��������¼�����������ï������������p��@���������ú��������[���*��������a���*������dpll3_m3x2_mul_ck�����������¯��������������fixed-factor-clock�����������t���*������������������������������[���+��������a���+������dpll3_m3x2_ck@d00�����������¯��������������ti,gate-clock������������t���+��������¼������������p��
����������&��������[���,��������a���,������emu_core_alwon_ck�����������¯��������������fixed-factor-clock�����������t���,������������������������������[���i��������a���i������sys_altclk����������¯��������������fixed-clock���������ß������������[���5��������a���5������mcbsp_clks����������¯��������������fixed-clock���������ß������������[���
��������a���
������dpll3_m2_ck@d40���������¯��������������ti,divider-clock�������������t���!��������¼�����������ï������������p��
@���������ú��������[���"��������a���"������core_ck���������¯��������������fixed-factor-clock�����������t���"������������������������������[���-��������a���-������dpll1_fck@940�����������¯��������������ti,divider-clock�������������t���-��������¼�����������ï������������p��	@���������ú��������[���.��������a���.������dpll1_ck@904������������¯��������������ti,omap3-dpll-clock����������t���%���.���������p��	��	$��	@��	4��������[�����������a���������dpll1_x2_ck���������¯��������������fixed-factor-clock�����������t���������������������������������[���/��������a���/������dpll1_x2m2_ck@944�����������¯��������������ti,divider-clock�������������t���/��������ï������������p��	D���������ú��������[���C��������a���C������cm_96m_fck����������¯��������������fixed-factor-clock�����������t���0������������������������������[���1��������a���1������omap_96m_fck@d40������������¯����������
����ti,mux-clock�������������t���1���%��������¼������������p��
@��������[���L��������a���L������dpll4_m3_ck@e40���������¯��������������ti,divider-clock�������������t���#��������¼�����������ï��� ���������p��@���������ú��������[���2��������a���2������dpll4_m3x2_mul_ck�����������¯��������������fixed-factor-clock�����������t���2������������������������������[���3��������a���3������dpll4_m3x2_ck@d00�����������¯��������������ti,gate-clock������������t���3��������¼������������p��
����������&��������[���4��������a���4������omap_54m_fck@d40������������¯����������
����ti,mux-clock�������������t���4���5��������¼������������p��
@��������[���?��������a���?������cm_96m_d2_fck�����������¯��������������fixed-factor-clock�����������t���1������������������������������[���6��������a���6������omap_48m_fck@d40������������¯����������
����ti,mux-clock�������������t���6���5��������¼������������p��
@��������[���7��������a���7������omap_12m_fck������������¯��������������fixed-factor-clock�����������t���7������������������������������[���N��������a���N������dpll4_m4_ck@e40���������¯��������������ti,divider-clock�������������t���#��������ï��� ���������p��@���������ú��������[���8��������a���8������dpll4_m4x2_mul_ck�����������¯��������������ti,fixed-factor-clock������������t���8��������<�����������J������������W��������[���9��������a���9������dpll4_m4x2_ck@d00�����������¯��������������ti,gate-clock������������t���9��������¼������������p��
����������&���������W��������[�����������a���������dpll4_m5_ck@f40���������¯��������������ti,divider-clock�������������t���#��������ï���?���������p��@���������ú��������[���:��������a���:������dpll4_m5x2_mul_ck�����������¯��������������ti,fixed-factor-clock������������t���:��������<�����������J������������W��������[���;��������a���;������dpll4_m5x2_ck@d00�����������¯��������������ti,gate-clock������������t���;��������¼������������p��
����������&���������W��������[���q��������a���q������dpll4_m6_ck@1140������������¯��������������ti,divider-clock�������������t���#��������¼�����������ï���?���������p��@���������ú��������[���<��������a���<������dpll4_m6x2_mul_ck�����������¯��������������fixed-factor-clock�����������t���<������������������������������[���=��������a���=������dpll4_m6x2_ck@d00�����������¯��������������ti,gate-clock������������t���=��������¼������������p��
����������&��������[���>��������a���>������emu_per_alwon_ck������������¯��������������fixed-factor-clock�����������t���>������������������������������[���j��������a���j������clkout2_src_gate_ck@d70���������¯���������� ����ti,composite-no-wait-gate-clock����������t���-��������¼������������p��
p��������[���@��������a���@������clkout2_src_mux_ck@d70����������¯��������������ti,composite-mux-clock�����������t���-���%���1���?���������p��
p��������[���A��������a���A������clkout2_src_ck����������¯��������������ti,composite-clock�����������t���@���A��������[���B��������a���B������sys_clkout2@d70���������¯��������������ti,divider-clock�������������t���B��������¼�����������ï���@���������p��
p���������j������mpu_ck����������¯��������������fixed-factor-clock�����������t���C������������������������������[���D��������a���D������arm_fck@924���������¯��������������ti,divider-clock�������������t���D���������p��	$��������ï���������emu_mpu_alwon_ck������������¯��������������fixed-factor-clock�����������t���D������������������������������[���k��������a���k������l3_ick@a40����������¯��������������ti,divider-clock�������������t���-��������ï������������p��
@���������ú��������[���E��������a���E������l4_ick@a40����������¯��������������ti,divider-clock�������������t���E��������¼�����������ï������������p��
@���������ú��������[���F��������a���F������rm_ick@c40����������¯��������������ti,divider-clock�������������t���F��������¼�����������ï������������p��@���������ú������gpt10_gate_fck@a00����������¯��������������ti,composite-gate-clock����������t���%��������¼������������p��
���������[���H��������a���H������gpt10_mux_fck@a40�����������¯��������������ti,composite-mux-clock�����������t���G���%��������¼������������p��
@��������[���I��������a���I������gpt10_fck�����������¯��������������ti,composite-clock�����������t���H���I������gpt11_gate_fck@a00����������¯��������������ti,composite-gate-clock����������t���%��������¼������������p��
���������[���J��������a���J������gpt11_mux_fck@a40�����������¯��������������ti,composite-mux-clock�����������t���G���%��������¼������������p��
@��������[���K��������a���K������gpt11_fck�����������¯��������������ti,composite-clock�����������t���J���K������core_96m_fck������������¯��������������fixed-factor-clock�����������t���L������������������������������[�����������a���������mmchs2_fck@a00����������¯��������������ti,wait-gate-clock�����������t������������p��
���������¼�����������[���»��������a���»������mmchs1_fck@a00����������¯��������������ti,wait-gate-clock�����������t������������p��
���������¼�����������[���¼��������a���¼������i2c3_fck@a00������������¯��������������ti,wait-gate-clock�����������t������������p��
���������¼�����������[���½��������a���½������i2c2_fck@a00������������¯��������������ti,wait-gate-clock�����������t������������p��
���������¼�����������[���¾��������a���¾������i2c1_fck@a00������������¯��������������ti,wait-gate-clock�����������t������������p��
���������¼�����������[���¿��������a���¿������mcbsp5_gate_fck@a00���������¯��������������ti,composite-gate-clock����������t���
��������¼���
���������p��
���������[�����������a���������mcbsp1_gate_fck@a00���������¯��������������ti,composite-gate-clock����������t���
��������¼���	���������p��
���������[�����������a���������core_48m_fck������������¯��������������fixed-factor-clock�����������t���7������������������������������[���M��������a���M������mcspi4_fck@a00����������¯��������������ti,wait-gate-clock�����������t���M���������p��
���������¼�����������[���À��������a���À������mcspi3_fck@a00����������¯��������������ti,wait-gate-clock�����������t���M���������p��
���������¼�����������[���Á��������a���Á������mcspi2_fck@a00����������¯��������������ti,wait-gate-clock�����������t���M���������p��
���������¼�����������[���Â��������a���Â������mcspi1_fck@a00����������¯��������������ti,wait-gate-clock�����������t���M���������p��
���������¼�����������[���Ã��������a���Ã������uart2_fck@a00�����������¯��������������ti,wait-gate-clock�����������t���M���������p��
���������¼�����������[���Ä��������a���Ä������uart1_fck@a00�����������¯��������������ti,wait-gate-clock�����������t���M���������p��
���������¼���
��������[���Å��������a���Å������core_12m_fck������������¯��������������fixed-factor-clock�����������t���N������������������������������[���O��������a���O������hdq_fck@a00���������¯��������������ti,wait-gate-clock�����������t���O���������p��
���������¼�����������[���Æ��������a���Æ������core_l3_ick���������¯��������������fixed-factor-clock�����������t���E������������������������������[���P��������a���P������sdrc_ick@a10������������¯��������������ti,wait-gate-clock�����������t���P���������p��
��������¼�����������[���‘��������a���‘������gpmc_fck������������¯��������������fixed-factor-clock�����������t���P����������������������������core_l4_ick���������¯��������������fixed-factor-clock�����������t���F������������������������������[���Q��������a���Q������mmchs2_ick@a10����������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼�����������[���Ç��������a���Ç������mmchs1_ick@a10����������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼�����������[���È��������a���È������hdq_ick@a10���������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼�����������[���É��������a���É������mcspi4_ick@a10����������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼�����������[���Ê��������a���Ê������mcspi3_ick@a10����������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼�����������[���Ë��������a���Ë������mcspi2_ick@a10����������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼�����������[���Ì��������a���Ì������mcspi1_ick@a10����������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼�����������[���Í��������a���Í������i2c3_ick@a10������������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼�����������[���Î��������a���Î������i2c2_ick@a10������������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼�����������[���Ï��������a���Ï������i2c1_ick@a10������������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼�����������[���Ð��������a���Ð������uart2_ick@a10�����������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼�����������[���Ñ��������a���Ñ������uart1_ick@a10�����������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼���
��������[���Ò��������a���Ò������gpt11_ick@a10�����������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼�����������[���Ó��������a���Ó������gpt10_ick@a10�����������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼�����������[���Ô��������a���Ô������mcbsp5_ick@a10����������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼���
��������[���Õ��������a���Õ������mcbsp1_ick@a10����������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼���	��������[���Ö��������a���Ö������omapctrl_ick@a10������������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼�����������[���×��������a���×������dss_tv_fck@e00����������¯��������������ti,gate-clock������������t���?���������p�����������¼�����������[���¶��������a���¶������dss_96m_fck@e00���������¯��������������ti,gate-clock������������t���L���������p�����������¼�����������[���·��������a���·������dss2_alwon_fck@e00����������¯��������������ti,gate-clock������������t���%���������p�����������¼�����������[���¸��������a���¸������dummy_ck������������¯��������������fixed-clock���������ß����������gpt1_gate_fck@c00�����������¯��������������ti,composite-gate-clock����������t���%��������¼�������������p�����������[���R��������a���R������gpt1_mux_fck@c40������������¯��������������ti,composite-mux-clock�����������t���G���%���������p��@��������[���S��������a���S������gpt1_fck������������¯��������������ti,composite-clock�����������t���R���S������aes2_ick@a10������������¯��������������ti,omap3-interface-clock�������������t���Q��������¼������������p��
��������[���Ø��������a���Ø������wkup_32k_fck������������¯��������������fixed-factor-clock�����������t���G������������������������������[���T��������a���T������gpio1_dbck@c00����������¯��������������ti,gate-clock������������t���T���������p�����������¼�����������[���­��������a���­������sha12_ick@a10�����������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼�����������[���Ù��������a���Ù������wdt2_fck@c00������������¯��������������ti,wait-gate-clock�����������t���T���������p�����������¼�����������[���®��������a���®������wdt2_ick@c10������������¯��������������ti,omap3-interface-clock�������������t���U���������p����������¼�����������[���¯��������a���¯������wdt1_ick@c10������������¯��������������ti,omap3-interface-clock�������������t���U���������p����������¼�����������[���°��������a���°������gpio1_ick@c10�����������¯��������������ti,omap3-interface-clock�������������t���U���������p����������¼�����������[���±��������a���±������omap_32ksync_ick@c10������������¯��������������ti,omap3-interface-clock�������������t���U���������p����������¼�����������[���²��������a���²������gpt12_ick@c10�����������¯��������������ti,omap3-interface-clock�������������t���U���������p����������¼�����������[���³��������a���³������gpt1_ick@c10������������¯��������������ti,omap3-interface-clock�������������t���U���������p����������¼������������[���´��������a���´������per_96m_fck���������¯��������������fixed-factor-clock�����������t���0������������������������������[�����������a���������per_48m_fck���������¯��������������fixed-factor-clock�����������t���7������������������������������[���V��������a���V������uart3_fck@1000����������¯��������������ti,wait-gate-clock�����������t���V���������p�����������¼�����������[���“��������a���“������gpt2_gate_fck@1000����������¯��������������ti,composite-gate-clock����������t���%��������¼������������p�����������[���W��������a���W������gpt2_mux_fck@1040�����������¯��������������ti,composite-mux-clock�����������t���G���%���������p��@��������[���X��������a���X������gpt2_fck������������¯��������������ti,composite-clock�����������t���W���X������gpt3_gate_fck@1000����������¯��������������ti,composite-gate-clock����������t���%��������¼������������p�����������[���Y��������a���Y������gpt3_mux_fck@1040�����������¯��������������ti,composite-mux-clock�����������t���G���%��������¼������������p��@��������[���Z��������a���Z������gpt3_fck������������¯��������������ti,composite-clock�����������t���Y���Z������gpt4_gate_fck@1000����������¯��������������ti,composite-gate-clock����������t���%��������¼������������p�����������[���[��������a���[������gpt4_mux_fck@1040�����������¯��������������ti,composite-mux-clock�����������t���G���%��������¼������������p��@��������[���\��������a���\������gpt4_fck������������¯��������������ti,composite-clock�����������t���[���\������gpt5_gate_fck@1000����������¯��������������ti,composite-gate-clock����������t���%��������¼������������p�����������[���]��������a���]������gpt5_mux_fck@1040�����������¯��������������ti,composite-mux-clock�����������t���G���%��������¼������������p��@��������[���^��������a���^������gpt5_fck������������¯��������������ti,composite-clock�����������t���]���^������gpt6_gate_fck@1000����������¯��������������ti,composite-gate-clock����������t���%��������¼������������p�����������[���_��������a���_������gpt6_mux_fck@1040�����������¯��������������ti,composite-mux-clock�����������t���G���%��������¼������������p��@��������[���`��������a���`������gpt6_fck������������¯��������������ti,composite-clock�����������t���_���`������gpt7_gate_fck@1000����������¯��������������ti,composite-gate-clock����������t���%��������¼������������p�����������[���a��������a���a������gpt7_mux_fck@1040�����������¯��������������ti,composite-mux-clock�����������t���G���%��������¼������������p��@��������[���b��������a���b������gpt7_fck������������¯��������������ti,composite-clock�����������t���a���b������gpt8_gate_fck@1000����������¯��������������ti,composite-gate-clock����������t���%��������¼���	���������p�����������[���c��������a���c������gpt8_mux_fck@1040�����������¯��������������ti,composite-mux-clock�����������t���G���%��������¼������������p��@��������[���d��������a���d������gpt8_fck������������¯��������������ti,composite-clock�����������t���c���d������gpt9_gate_fck@1000����������¯��������������ti,composite-gate-clock����������t���%��������¼���
���������p�����������[���e��������a���e������gpt9_mux_fck@1040�����������¯��������������ti,composite-mux-clock�����������t���G���%��������¼������������p��@��������[���f��������a���f������gpt9_fck������������¯��������������ti,composite-clock�����������t���e���f������per_32k_alwon_fck�����������¯��������������fixed-factor-clock�����������t���G������������������������������[���g��������a���g������gpio6_dbck@1000���������¯��������������ti,gate-clock������������t���g���������p�����������¼�����������[���”��������a���”������gpio5_dbck@1000���������¯��������������ti,gate-clock������������t���g���������p�����������¼�����������[���•��������a���•������gpio4_dbck@1000���������¯��������������ti,gate-clock������������t���g���������p�����������¼�����������[���–��������a���–������gpio3_dbck@1000���������¯��������������ti,gate-clock������������t���g���������p�����������¼�����������[���—��������a���—������gpio2_dbck@1000���������¯��������������ti,gate-clock������������t���g���������p�����������¼���
��������[���˜��������a���˜������wdt3_fck@1000�����������¯��������������ti,wait-gate-clock�����������t���g���������p�����������¼�����������[���™��������a���™������per_l4_ick����������¯��������������fixed-factor-clock�����������t���F������������������������������[���h��������a���h������gpio6_ick@1010����������¯��������������ti,omap3-interface-clock�������������t���h���������p����������¼�����������[���š��������a���š������gpio5_ick@1010����������¯��������������ti,omap3-interface-clock�������������t���h���������p����������¼�����������[���›��������a���›������gpio4_ick@1010����������¯��������������ti,omap3-interface-clock�������������t���h���������p����������¼�����������[���œ��������a���œ������gpio3_ick@1010����������¯��������������ti,omap3-interface-clock�������������t���h���������p����������¼�����������[�����������a���������gpio2_ick@1010����������¯��������������ti,omap3-interface-clock�������������t���h���������p����������¼���
��������[���ž��������a���ž������wdt3_ick@1010�����������¯��������������ti,omap3-interface-clock�������������t���h���������p����������¼�����������[���Ÿ��������a���Ÿ������uart3_ick@1010����������¯��������������ti,omap3-interface-clock�������������t���h���������p����������¼�����������[��� ��������a��� ������uart4_ick@1010����������¯��������������ti,omap3-interface-clock�������������t���h���������p����������¼�����������[���¡��������a���¡������gpt9_ick@1010�����������¯��������������ti,omap3-interface-clock�������������t���h���������p����������¼���
��������[���¢��������a���¢������gpt8_ick@1010�����������¯��������������ti,omap3-interface-clock�������������t���h���������p����������¼���	��������[���£��������a���£������gpt7_ick@1010�����������¯��������������ti,omap3-interface-clock�������������t���h���������p����������¼�����������[���¤��������a���¤������gpt6_ick@1010�����������¯��������������ti,omap3-interface-clock�������������t���h���������p����������¼�����������[���¥��������a���¥������gpt5_ick@1010�����������¯��������������ti,omap3-interface-clock�������������t���h���������p����������¼�����������[���¦��������a���¦������gpt4_ick@1010�����������¯��������������ti,omap3-interface-clock�������������t���h���������p����������¼�����������[���§��������a���§������gpt3_ick@1010�����������¯��������������ti,omap3-interface-clock�������������t���h���������p����������¼�����������[���¨��������a���¨������gpt2_ick@1010�����������¯��������������ti,omap3-interface-clock�������������t���h���������p����������¼�����������[���©��������a���©������mcbsp2_ick@1010���������¯��������������ti,omap3-interface-clock�������������t���h���������p����������¼������������[���ª��������a���ª������mcbsp3_ick@1010���������¯��������������ti,omap3-interface-clock�������������t���h���������p����������¼�����������[���«��������a���«������mcbsp4_ick@1010���������¯��������������ti,omap3-interface-clock�������������t���h���������p����������¼�����������[���¬��������a���¬������mcbsp2_gate_fck@1000������������¯��������������ti,composite-gate-clock����������t���
��������¼�������������p�����������[�����������a���������mcbsp3_gate_fck@1000������������¯��������������ti,composite-gate-clock����������t���
��������¼������������p�����������[�����������a���������mcbsp4_gate_fck@1000������������¯��������������ti,composite-gate-clock����������t���
��������¼������������p�����������[�����������a���������emu_src_mux_ck@1140���������¯����������
����ti,mux-clock�������������t���%���i���j���k���������p��@��������[���l��������a���l������emu_src_ck����������¯��������������ti,clkdm-gate-clock����������t���l��������[���m��������a���m������pclk_fck@1140�����������¯��������������ti,divider-clock�������������t���m��������¼�����������ï������������p��@���������ú������pclkx2_fck@1140���������¯��������������ti,divider-clock�������������t���m��������¼�����������ï������������p��@���������ú������atclk_fck@1140����������¯��������������ti,divider-clock�������������t���m��������¼�����������ï������������p��@���������ú������traceclk_src_fck@1140�����������¯����������
����ti,mux-clock�������������t���%���i���j���k��������¼������������p��@��������[���n��������a���n������traceclk_fck@1140�����������¯��������������ti,divider-clock�������������t���n��������¼�����������ï������������p��@���������ú������secure_32k_fck����������¯��������������fixed-clock���������ß��€���������[���o��������a���o������gpt12_fck�����������¯��������������fixed-factor-clock�����������t���o����������������������������wdt1_fck������������¯��������������fixed-factor-clock�����������t���o����������������������������security_l4_ick2������������¯��������������fixed-factor-clock�����������t���F������������������������������[���p��������a���p������aes1_ick@a14������������¯��������������ti,omap3-interface-clock�������������t���p��������¼������������p��
������rng_ick@a14���������¯��������������ti,omap3-interface-clock�������������t���p���������p��
��������¼���������sha11_ick@a14�����������¯��������������ti,omap3-interface-clock�������������t���p���������p��
��������¼���������des1_ick@a14������������¯��������������ti,omap3-interface-clock�������������t���p���������p��
��������¼����������cam_mclk@f00������������¯��������������ti,gate-clock������������t���q��������¼�������������p������������W������cam_ick@f10���������¯����������!����ti,omap3-no-wait-interface-clock�������������t���F���������p����������¼������������[���à��������a���à������csi2_96m_fck@f00������������¯��������������ti,gate-clock������������t������������p�����������¼�����������[���á��������a���á������security_l3_ick���������¯��������������fixed-factor-clock�����������t���E������������������������������[���r��������a���r������pka_ick@a14���������¯��������������ti,omap3-interface-clock�������������t���r���������p��
��������¼���������icr_ick@a10���������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼���������des2_ick@a10������������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼���������mspro_ick@a10�����������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼���������mailboxes_ick@a10�����������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼���������ssi_l4_ick����������¯��������������fixed-factor-clock�����������t���F������������������������������[���y��������a���y������sr1_fck@c00���������¯��������������ti,wait-gate-clock�����������t���%���������p�����������¼���������sr2_fck@c00���������¯��������������ti,wait-gate-clock�����������t���%���������p�����������¼���������sr_l4_ick�����������¯��������������fixed-factor-clock�����������t���F����������������������������dpll2_fck@40������������¯��������������ti,divider-clock�������������t���-��������¼�����������ï������������p���@���������ú��������[���s��������a���s������dpll2_ck@4����������¯��������������ti,omap3-dpll-clock����������t���%���s���������p������$���@���4���������€���������’���������š��������[���t��������a���t������dpll2_m2_ck@44����������¯��������������ti,divider-clock�������������t���t��������ï������������p���D���������ú��������[���u��������a���u������iva2_ck@0�����������¯��������������ti,wait-gate-clock�����������t���u���������p������������¼������������[���â��������a���â������modem_fck@a00�����������¯��������������ti,omap3-interface-clock�������������t���%���������p��
���������¼�����������[���ã��������a���ã������sad2d_ick@a10�����������¯��������������ti,omap3-interface-clock�������������t���E���������p��
��������¼�����������[���ä��������a���ä������mad2d_ick@a18�����������¯��������������ti,omap3-interface-clock�������������t���E���������p��
��������¼�����������[���å��������a���å������mspro_fck@a00�����������¯��������������ti,wait-gate-clock�����������t������������p��
���������¼���������ssi_ssr_gate_fck_3430es2@a00������������¯���������� ����ti,composite-no-wait-gate-clock����������t���&��������¼�������������p��
���������[���v��������a���v������ssi_ssr_div_fck_3430es2@a40���������¯��������������ti,composite-divider-clock�����������t���&��������¼������������p��
@������$��®��������������������������������������[���w��������a���w������ssi_ssr_fck_3430es2���������¯��������������ti,composite-clock�����������t���v���w��������[���x��������a���x������ssi_sst_fck_3430es2���������¯��������������fixed-factor-clock�����������t���x������������������������������[����������a��������hsotgusb_ick_3430es2@a10������������¯����������"����ti,omap3-hsotgusb-interface-clock������������t���P���������p��
��������¼�����������[���’��������a���’������ssi_ick_3430es2@a10���������¯��������������ti,omap3-ssi-interface-clock�������������t���y���������p��
��������¼������������[����������a��������usim_gate_fck@c00�����������¯��������������ti,composite-gate-clock����������t���L��������¼���	���������p�����������[���„��������a���„������sys_d2_ck�����������¯��������������fixed-factor-clock�����������t���%������������������������������[���{��������a���{������omap_96m_d2_fck���������¯��������������fixed-factor-clock�����������t���L������������������������������[���|��������a���|������omap_96m_d4_fck���������¯��������������fixed-factor-clock�����������t���L������������������������������[���}��������a���}������omap_96m_d8_fck���������¯��������������fixed-factor-clock�����������t���L������������������������������[���~��������a���~������omap_96m_d10_fck������������¯��������������fixed-factor-clock�����������t���L����������������������
��������[�����������a���������dpll5_m2_d4_ck����������¯��������������fixed-factor-clock�����������t���z������������������������������[���€��������a���€������dpll5_m2_d8_ck����������¯��������������fixed-factor-clock�����������t���z������������������������������[�����������a���������dpll5_m2_d16_ck���������¯��������������fixed-factor-clock�����������t���z������������������������������[���‚��������a���‚������dpll5_m2_d20_ck���������¯��������������fixed-factor-clock�����������t���z������������������������������[���ƒ��������a���ƒ������usim_mux_fck@c40������������¯��������������ti,composite-mux-clock��������(���t���%���{���|���}���~������€������‚���ƒ��������¼������������p��@���������ú��������[���…��������a���…������usim_fck������������¯��������������ti,composite-clock�����������t���„���…������usim_ick@c10������������¯��������������ti,omap3-interface-clock�������������t���U���������p����������¼���	��������[���µ��������a���µ������dpll5_ck@d04������������¯��������������ti,omap3-dpll-clock����������t���%���%���������p��
��
$��
L��
4���������€���������’��������[���†��������a���†������dpll5_m2_ck@d50���������¯��������������ti,divider-clock�������������t���†��������ï������������p��
P���������ú��������[���z��������a���z������sgx_gate_fck@b00������������¯��������������ti,composite-gate-clock����������t���-��������¼������������p�����������[���Ž��������a���Ž������core_d3_ck����������¯��������������fixed-factor-clock�����������t���-������������������������������[���‡��������a���‡������core_d4_ck����������¯��������������fixed-factor-clock�����������t���-������������������������������[���ˆ��������a���ˆ������core_d6_ck����������¯��������������fixed-factor-clock�����������t���-������������������������������[���‰��������a���‰������omap_192m_alwon_fck���������¯��������������fixed-factor-clock�����������t���)������������������������������[���Š��������a���Š������core_d2_ck����������¯��������������fixed-factor-clock�����������t���-������������������������������[���‹��������a���‹������sgx_mux_fck@b40���������¯��������������ti,composite-mux-clock�������� ���t���‡���ˆ���‰���1���Š���‹���Œ������������p��@��������[�����������a���������sgx_fck���������¯��������������ti,composite-clock�����������t���Ž���������sgx_ick@b10���������¯��������������ti,wait-gate-clock�����������t���E���������p����������¼������������[���æ��������a���æ������cpefuse_fck@a08���������¯��������������ti,gate-clock������������t���%���������p��
��������¼������������[���Ú��������a���Ú������ts_fck@a08����������¯��������������ti,gate-clock������������t���G���������p��
��������¼�����������[���Û��������a���Û������usbtll_fck@a08����������¯��������������ti,wait-gate-clock�����������t���z���������p��
��������¼�����������[���Ü��������a���Ü������usbtll_ick@a18����������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼�����������[���Ý��������a���Ý������mmchs3_ick@a10����������¯��������������ti,omap3-interface-clock�������������t���Q���������p��
��������¼�����������[���Þ��������a���Þ������mmchs3_fck@a00����������¯��������������ti,wait-gate-clock�����������t������������p��
���������¼�����������[���ß��������a���ß������dss1_alwon_fck_3430es2@e00����������¯��������������ti,dss-gate-clock������������t�����������¼�������������p������������W��������[���¹��������a���¹������dss_ick_3430es2@e10���������¯��������������ti,omap3-dss-interface-clock�������������t���F���������p����������¼������������[���º��������a���º������usbhost_120m_fck@1400�����������¯��������������ti,gate-clock������������t���z���������p�����������¼�����������[���ç��������a���ç������usbhost_48m_fck@1400������������¯��������������ti,dss-gate-clock������������t���7���������p�����������¼������������[���è��������a���è������usbhost_ick@1410������������¯��������������ti,omap3-dss-interface-clock�������������t���F���������p����������¼������������[���é��������a���é���������clockdomains�������core_l3_clkdm�������������ti,clockdomain�����������t���‘���’������dpll3_clkdm�����������ti,clockdomain�����������t���!������dpll1_clkdm�����������ti,clockdomain�����������t���������per_clkdm�������������ti,clockdomain��������h���t���“���”���•���–���—���˜���™���š���›���œ������ž���Ÿ��� ���¡���¢���£���¤���¥���¦���§���¨���©���ª���«���¬������emu_clkdm�������������ti,clockdomain�����������t���m������dpll4_clkdm�����������ti,clockdomain�����������t���#������wkup_clkdm������������ti,clockdomain��������$���t���­���®���¯���°���±���²���³���´���µ������dss_clkdm�������������ti,clockdomain�����������t���¶���·���¸���¹���º������core_l4_clkdm�������������ti,clockdomain��������”���t���»���¼���½���¾���¿���À���Á���Â���Ã���Ä���Å���Æ���Ç���È���É���Ê���Ë���Ì���Í���Î���Ï���Ð���Ñ���Ò���Ó���Ô���Õ���Ö���×���Ø���Ù���Ú���Û���Ü���Ý���Þ���ß������cam_clkdm�������������ti,clockdomain�����������t���à���á������iva2_clkdm������������ti,clockdomain�����������t���â������dpll2_clkdm�����������ti,clockdomain�����������t���t������d2d_clkdm�������������ti,clockdomain�����������t���ã���ä���å������dpll5_clkdm�����������ti,clockdomain�����������t���†������sgx_clkdm�������������ti,clockdomain�����������t���æ������usbhost_clkdm�������������ti,clockdomain�����������t���ç���è���é������������counter@48320000��������������ti,omap-counter32k�����������pH2����� ���������½counter_32k�������interrupt-controller@48200000�������������ti,omap3-intc�������������ß���������Î������������pH �������������[�����������a���������dma-controller@48056000�������"����ti,omap3630-sdma�ti,omap3430-sdma������������pH`�������������²������
��������������º�����������Å��� ��������Ò���`��������[�����������a���������gpio@48310000�������������ti,omap3-gpio������������pH1��������������²������������½gpio1������������ß���������ñ���������������������ß���������Î���������gpio@49050000�������������ti,omap3-gpio������������pI��������������²������������½gpio2������������ñ���������������������ß���������Î���������gpio@49052000�������������ti,omap3-gpio������������pI �������������²������������½gpio3������������ñ���������������������ß���������Î���������gpio@49054000�������������ti,omap3-gpio������������pI@�������������²��� ���������½gpio4������������ñ���������������������ß���������Î���������gpio@49056000�������������ti,omap3-gpio������������pI`�������������²���!���������½gpio5������������ñ���������������������ß���������Î�����������[��	��������a��	������gpio@49058000�������������ti,omap3-gpio������������pI€�������������²���"���������½gpio6������������ñ���������������������ß���������Î�����������[����������a��������serial@4806a000�����������ti,omap3-uart������������pH ��� ���������
������H��������É������1������2��������Îtx�rx������������½uart1�����������ßÜl�������serial@4806c000�����������ti,omap3-uart������������pHÀ������������
������I��������É������3������4��������Îtx�rx������������½uart2�����������ßÜl�������serial@49020000�����������ti,omap3-uart������������pI�������������
������J��������É������5������6��������Îtx�rx������������½uart3�����������ßÜl���������/default���������=���ê������i2c@48070000����������
����ti,omap3-i2c�������������pH�����€���������²���8��������É��������������������Îtx�rx������������������������+�������������½i2c1������������ß�'¬@���twl@48�����������p���H���������²�������������������������ti,twl4030������������ß���������Î�����������/default���������=���ë���ì���audio�������������ti,twl4030-audio�������codec������������rtc�����������ti,twl4030-rtc�����������²���������bci�����������ti,twl4030-bci�����������²���	�����������!���í������watchdog��������������ti,twl4030-wdt��������regulator-vaux1�����������ti,twl4030-vaux1����������regulator-vaux2�����������ti,twl4030-vaux2����������	��pvdd_ehci�������������w@��������—�w@���������/������regulator-vaux3�����������ti,twl4030-vaux3����������regulator-vaux4�����������ti,twl4030-vaux4����������regulator-vdd1������������ti,twl4030-vdd1����������	'À��������—� ��������[�����������a���������regulator-vdac������������ti,twl4030-vdac����������w@��������—�w@������regulator-vio�������������ti,twl4030-vio��������regulator-vintana1������������ti,twl4030-vintana1�������regulator-vintana2������������ti,twl4030-vintana2�������regulator-vintdig�������������ti,twl4030-vintdig��������regulator-vmmc1�����������ti,twl4030-vmmc1�������������:��������—�0°��������[���õ��������a���õ������regulator-vmmc2�����������ti,twl4030-vmmc2�������������:��������—�0°������regulator-vusb1v5�������������ti,twl4030-vusb1v5����������[���î��������a���î������regulator-vusb1v8�������������ti,twl4030-vusb1v8����������[���ï��������a���ï������regulator-vusb3v1�������������ti,twl4030-vusb3v1����������[���í��������a���í������regulator-vpll1�����������ti,twl4030-vpll1����������regulator-vpll2�����������ti,twl4030-vpll2�������������w@��������—�w@������regulator-vsim������������ti,twl4030-vsim����������w@��������—�-ÆÀ��������[���ö��������a���ö������gpio��������������ti,twl4030-gpio����������ñ���������������������ß���������Î������������C��������O�����������Z�¡Ä��������[���÷��������a���÷������twl4030-usb�����������ti,twl4030-usb�����������²���
�����������g���î��������u���ï��������ƒ���í��������‘�����������š������������[����������a��������pwm�����������ti,twl4030-pwm����������¥���������pwmled������������ti,twl4030-pwmled�����������¥���������pwrbutton�������������ti,twl4030-pwrbutton�������������²���������keypad������������ti,twl4030-keypad������������²�����������°�����������À���������madc��������������ti,twl4030-madc����������²�����������Ó���������������i2c@48072000����������
����ti,omap3-i2c�������������pH ����€���������²���9��������É��������������������Îtx�rx������������������������+�������������½i2c2����������	��Ødisabled����������i2c@48060000����������
����ti,omap3-i2c�������������pH�����€���������²���=��������É��������������������Îtx�rx������������������������+�������������½i2c3������������ß�† ��������/default���������=���ð������mailbox@48094000��������������ti,omap3-mailbox�������������½mailbox����������pH	@�������������²�����������å�����������ñ�����������������dsp����������������������������� ��������������������spi@48098000��������������ti,omap2-mcspi�����������pH	€�������������²���A���������������������+�������������½mcspi1����������+���������@��É������#������$������%������&������'������(������)������*������ ��Îtx0�rx0�tx1�rx1�tx2�rx2�tx3�rx3���������/default���������=���ñ���spidev@0��������������spidev����������9Ül����������p�������������K���������spi@4809a000��������������ti,omap2-mcspi�����������pH	 �������������²���B���������������������+�������������½mcspi2����������+��������� ��É������+������,������-������.��������Îtx0�rx0�tx1�rx1�������spi@480b8000��������������ti,omap2-mcspi�����������pH€�������������²���[���������������������+�������������½mcspi3����������+��������� ��É��������������������������������Îtx0�rx0�tx1�rx1���������/default���������=���ò���spidev@0��������������spidev����������9Ül����������p�������������K���������spi@480ba000��������������ti,omap2-mcspi�����������pH �������������²���0���������������������+�������������½mcspi4����������+�����������É������F������G��������Îtx0�rx0�������1w@480b2000�����������ti,omap3-1w����������pH �������������²���:���������½hdq1w���������mmc@4809c000��������������ti,omap3-hsmmc�����������pH	À�������������²���S���������½mmc1�������������T��������É������=������>��������Îtx�rx�����������a���ó��������/default���������=���ô��������n���õ��������z���ö��������Š���÷����������������“���������mmc@480b4000��������������ti,omap3-hsmmc�����������pH@�������������²���V���������½mmc2������������É������/������0��������Îtx�rx�����������/default���������=���ø��������n���ù�����������������“������������«������mmc@480ad000��������������ti,omap3-hsmmc�����������pH
Ð�������������²���^���������½mmc3������������É������M������N��������Îtx�rx���������	��Ødisabled����������mmu@480bd400������������¾��������������ti,omap2-iommu�����������pHÔ����€���������²������������½mmu_isp���������Ë�����������[����������a��������mmu@5d000000������������¾��������������ti,omap2-iommu�����������p]������€���������²������������½mmu_iva�������	��Ødisabled����������wdt@48314000����������
����ti,omap3-wdt�������������pH1@����€������
���½wd_timer2���������mcbsp@48074000������������ti,omap3-mcbsp�����������pH@����ÿ��������Ûmpu����������²������;���<������
��åcommon�tx�rx������������õ���€���������½mcbsp1����������É������������ ��������Îtx�rx������������t���ú���������{fck�������	��Ødisabled����������mcbsp@49022000������������ti,omap3-mcbsp�����������pI ����ÿI€����ÿ������
��Ûmpu�sidetone�������������²������>���?�����������åcommon�tx�rx�sidetone�����������õ������������½mcbsp2�mcbsp2_sidetone����������É������!������"��������Îtx�rx������������t���û���ª���������{fck�ick���������Øokay������������[����������a��������mcbsp@49024000������������ti,omap3-mcbsp�����������pI@����ÿI ����ÿ������
��Ûmpu�sidetone�������������²������Y���Z�����������åcommon�tx�rx�sidetone�����������õ���€���������½mcbsp3�mcbsp3_sidetone����������É��������������������Îtx�rx������������t���ü���«���������{fck�ick���������Øokay������������/default���������=���ý������mcbsp@49026000������������ti,omap3-mcbsp�����������pI`����ÿ��������Ûmpu����������²������6���7������
��åcommon�tx�rx������������õ���€���������½mcbsp4����������É��������������������Îtx�rx������������t���þ���������{fck�������	��Ødisabled����������mcbsp@48096000������������ti,omap3-mcbsp�����������pH	`����ÿ��������Ûmpu����������²������Q���R������
��åcommon�tx�rx������������õ���€���������½mcbsp5����������É��������������������Îtx�rx������������t���ÿ���������{fck�������	��Ødisabled����������sham@480c3000�������������ti,omap3-sham������������½sham�������������pH0����d���������²���1��������É������E��������Îrx��������	��Ødisabled����������smartreflex@480cb000��������������ti,omap3-smartreflex-core������������½smartreflex_core�������������pH°�������������²���������smartreflex@480c9000��������������ti,omap3-smartreflex-iva�������������½smartreflex_mpu_iva����������pH�������������²���������timer@48318000������������ti,omap3430-timer������������pH1€�������������²���%���������½timer1�����������������timer@49032000������������ti,omap3430-timer������������pI �������������²���&���������½timer2��������timer@49034000������������ti,omap3430-timer������������pI@�������������²���'���������½timer3��������timer@49036000������������ti,omap3430-timer������������pI`�������������²���(���������½timer4��������timer@49038000������������ti,omap3430-timer������������pI€�������������²���)���������½timer5�����������������timer@4903a000������������ti,omap3430-timer������������pI �������������²���*���������½timer6�����������������timer@4903c000������������ti,omap3430-timer������������pIÀ�������������²���+���������½timer7�����������������timer@4903e000������������ti,omap3430-timer������������pIà�������������²���,���������½timer8����������� ���������������timer@49040000������������ti,omap3430-timer������������pI��������������²���-���������½timer9����������� ������timer@48086000������������ti,omap3430-timer������������pH`�������������²���.���������½timer10���������� ������timer@48088000������������ti,omap3430-timer������������pH€�������������²���/���������½timer11���������� ������timer@48304000������������ti,omap3430-timer������������pH0@�������������²���_���������½timer12�������������������-������usbhstll@48062000���������
����ti,usbhs-tll�������������pH �������������²���N���������½usb_tll_hs��������usbhshost@48064000������������ti,usbhs-host������������pH@�������������½usb_host_hs����������������������+�������������Ç������	��=ehci-phy�������ohci@48064400�������������ti,ohci-omap3������������pHD�������������������������²���L������ehci@48064800���������
����ti,ehci-omap�������������pHH�������������������������²���M��������H����������������gpmc@6e000000�������������ti,omap3430-gpmc�������������½gpmc�������������pn�����Ð���������²�����������É��������������Îrxtx������������M�����������Y������������������������+�������������ß���������Î������������ñ��������������������Ç��������0��������������[����������a�����nand@0,0��������������ti,omap2-nand������������p�������������������������������²�����������������������k�����������z�����������Œsw����������œ������������ª���$��������¼���$��������Î�����������Ý�����������ð���$����������������������0�������� �����������.�����������=���H��������N���H��������_���6��������n������������������������+������x-loader@0��������	��€X-Loader�������������p�������������bootloaders@80000�����������€U-Boot�����������p������������bootloaders_env@260000����������€U-Boot Env�����������p�&�����������kernel@280000�����������€Kernel�����������p�(���@��������filesystem@680000�����������€File System����������p�h��˜��������������usb_otg_hs@480ab000�����������ti,omap3-musb������������pH
°�������������²���\���]��������åmc�dma�����������½usb_otg_hs����������†�����������‘�����������™�����������¢������������±����������H��������	��¹usb2-phy������������•�����������Ã���2������dss@48050000����������
����ti,omap3-dss�������������pH�����������	��Ødisabled����������	���½dss_core�������������t���¹���������{fck����������������������+�������������Ç���dispc@48050400������������ti,omap3-dispc�����������pH�������������²���������
���½dss_dispc������������t���¹���������{fck�������encoder@4804fc00����������
����ti,omap3-dsi�������������pHü����Hþ����@Hÿ���� ��������Ûproto�phy�pll������������²���������	��Ødisabled����������	���½dss_dsi1�������������t���¹���¸���������{fck�sys_clk�������encoder@48050800��������������ti,omap3-rfbi������������pH����������	��Ødisabled����������	���½dss_rfbi�������������t���¹���º���������{fck�ick�������encoder@48050c00��������������ti,omap3-venc������������pH����������	��Ødisabled����������	���½dss_venc�������������t���¶���������{fck����������ssi-controller@48058000�������
����ti,omap3-ssi�������������½ssi���������Øok�����������pH€����H������������Ûsys�gdd����������²���G��������ågdd_mpu����������������������+�������������Ç���������t���x���������� ���{ssi_ssr_fck�ssi_sst_fck�ssi_ick����ssi-port@4805a000�������������ti,omap3-ssi-port������������pH ����H¨������������Ûtx�rx������������������������²���C���D������ssi-port@4805b000�������������ti,omap3-ssi-port������������pH°����H¸������������Ûtx�rx������������������������²���E���F���������pinmux@480025d8������� ����ti,omap3-padconf�pinctrl-single����������pH�%Ø���$���������������������+�������������Î�������������ß���������ô�������������ÿ������isp@480bc000����������
����ti,omap3-isp�������������pHÀ���üHØ���|���������²�����������É����������i������l��������Ð������������¯������ports������������������������+�������������bandgap@48002524�������������pH�%$�������������ti,omap34xx-bandgap���������Ü�������������memory@80000000����������dmemory�����������p€������������hsusb2_power_reg��������������regulator-fixed���������phsusb2_vbus����������2Z ��������—�2Z ��������ò���÷���������������÷�p��������[����������a��������hsusb2_phy������������usb-nop-xceiv�������������������������������������[�����������a���������sound�������������ti,omap-twl4030���������omap3beagle���������(��������regulator-mmc2-sdio-poweron�����������regulator-fixed���������pregulator-mmc2-sdio-poweron����������0°��������—�0°��������ò��	���������������1��������÷��'��������[���ù��������a���ù������gpio_poweroff�����������/default���������=��
����������gpio-poweroff����������������������������	compatible�interrupt-parent�#address-cells�#size-cells�model�i2c0�i2c1�i2c2�serial0�serial1�serial2�device_type�reg�clocks�clock-names�clock-latency�operating-points�cpu0-supply�interrupts�ti,hwmods�ranges�#interrupt-cells�interrupt-controller�pinctrl-single,register-width�pinctrl-single,function-mask�pinctrl-names�pinctrl-0�pinctrl-single,pins�linux,phandle�syscon�regulator-name�regulator-min-microvolt�regulator-max-microvolt�#clock-cells�ti,bit-shift�dmas�dma-names�status�clock-frequency�ti,max-div�ti,index-starts-at-one�clock-mult�clock-div�ti,set-bit-to-disable�ti,clock-mult�ti,clock-div�ti,set-rate-parent�ti,index-power-of-two�ti,low-power-stop�ti,lock�ti,low-power-bypass�ti,dividers�#dma-cells�dma-channels�dma-requests�ti,gpio-always-on�gpio-controller�#gpio-cells�interrupts-extended�bci3v1-supply�regulator-always-on�ti,use-leds�ti,pullups�ti,pulldowns�usb1v5-supply�usb1v8-supply�usb3v1-supply�usb_mode�#phy-cells�#pwm-cells�keypad,num-rows�keypad,num-columns�#io-channel-cells�#mbox-cells�ti,mbox-num-users�ti,mbox-num-fifos�ti,mbox-tx�ti,mbox-rx�ti,spi-num-cs�spi-max-frequency�spi-cpha�ti,dual-volt�pbias-supply�vmmc-supply�vmmc_aux-supply�cd-gpios�bus-width�non-removable�cap-power-off-card�#iommu-cells�ti,#tlb-entries�reg-names�interrupt-names�ti,buffer-size�ti,timer-alwon�ti,timer-dsp�ti,timer-pwm�ti,timer-secure�port2-mode�phys�gpmc,num-cs�gpmc,num-waitpins�nand-bus-width�gpmc,device-width�ti,nand-ecc-opt�gpmc,cs-on-ns�gpmc,cs-rd-off-ns�gpmc,cs-wr-off-ns�gpmc,adv-on-ns�gpmc,adv-rd-off-ns�gpmc,adv-wr-off-ns�gpmc,oe-on-ns�gpmc,oe-off-ns�gpmc,we-on-ns�gpmc,we-off-ns�gpmc,rd-cycle-ns�gpmc,wr-cycle-ns�gpmc,access-ns�gpmc,wr-access-ns�label�multipoint�num-eps�ram-bits�interface-type�usb-phy�phy-names�power�iommus�ti,phy-type�#thermal-sensor-cells�gpio�startup-delay-us�reset-gpios�vcc-supply�ti,model�ti,mcbsp�enable-active-low�