Ð
þí��@Ã���8��=T���(������������o��=���������������������������������������������������������Altera SOCFPGA VT������������!altr,socfpga-vt�altr,socfpga�������chosen�����������,console=ttyS0,57600�������aliases����������5/soc/ethernet@ff700000�����������?/soc/ethernet@ff702000�����������I/soc/serial0@ffc02000������������Q/soc/serial1@ffc03000������������Y/soc/timer0@ffc08000�������������`/soc/timer1@ffc09000�������������g/soc/timer2@ffd00000�������������n/soc/timer3@ffd01000����������memory�����������umemory���������������@���������cpus���������������������������������������…altr,socfpga-smp�������cpu@0������������!arm,cortex-a9������������ucpu�����������������������“���������cpu@1������������!arm,cortex-a9������������ucpu����������������������“������������intc@fffed000������������!arm,cortex-a9-gic������������¤�������������µ���������ÿþÐ����ÿþÁ�������������Ê������������Ð���������soc�����������������������������������!simple-bus�����������usoc����������Ø�������������é���amba�������������!simple-bus�������������������������������������é���pdma@ffe01000������������!arm,pl330�arm,primecell����������ÿà����������`���ð�������h����������i����������j����������k����������l����������m����������n����������o������������û������������������������� ��������"���������	��)apb_pclk�������������Ê���)���������Ð���)���������can@ffc00000�������������!bosch,d_can����������ÿÀ�����������0���ð�������ƒ����������„����������…����������†�����������"���������	��5disabled����������can@ffc01000�������������!bosch,d_can����������ÿÀ����������0���ð�������‡����������ˆ����������‰����������Š�����������"���������	��5disabled����������clkmgr@ffd04000�������
���!altr,clk-mgr�������������ÿÐ@�������clocks�������������������������������osc1������������<�������������!fixed-clock���������I�˜–€���������Ê������������Ð���������osc2������������<�������������!fixed-clock����������Ê������������Ð���������f2s_periph_ref_clk����������<�������������!fixed-clock����������Ê���	���������Ð���	������f2s_sdram_ref_clk�����������<�������������!fixed-clock����������Ê������������Ð���������main_pll��������������������������������������<�������������!altr,socfpga-pll-clock����������"���������������@���������Ê������������Ð������mpuclk����������<�������������!altr,socfpga-perip-clk����������"�����������Y���à�������	������������H���������Ê���
������������
������mainclk���������<�������������!altr,socfpga-perip-clk����������"�����������Y���ä�������	������������L���������Ê������������Ð���������dbg_base_clk������������<�������������!altr,socfpga-perip-clk����������"��������������Y���è�������	������������P���������Ê������������Ð���������main_qspi_clk�����������<�������������!altr,socfpga-perip-clk����������"���������������T���������Ê������������Ð���������main_nand_sdmmc_clk���������<�������������!altr,socfpga-perip-clk����������"���������������X���������Ê������������Ð���������cfg_h2f_usr0_clk������������<�������������!altr,socfpga-perip-clk����������"���������������\���������Ê������������Ð������������periph_pll������������������������������������<�������������!altr,socfpga-pll-clock����������"���������	������������€���������Ê���
������������
���emac0_clk�����������<�������������!altr,socfpga-perip-clk����������"���
������������ˆ���������Ê������������Ð���������emac1_clk�����������<�������������!altr,socfpga-perip-clk����������"���
������������Œ���������Ê������������Ð���������per_qsi_clk���������<�������������!altr,socfpga-perip-clk����������"���
���������������������Ê������������Ð���������per_nand_mmc_clk������������<�������������!altr,socfpga-perip-clk����������"���
������������”���������Ê������������Ð���������per_base_clk������������<�������������!altr,socfpga-perip-clk����������"���
������������˜���������Ê������������Ð���������h2f_usr1_clk������������<�������������!altr,socfpga-perip-clk����������"���
������������œ���������Ê������������Ð������������sdram_pll�������������������������������������<�������������!altr,socfpga-pll-clock����������"���������������������À���������Ê������������Ð������ddr_dqs_clk���������<�������������!altr,socfpga-perip-clk����������"���������������È���������Ê������������Ð���������ddr_2x_dqs_clk����������<�������������!altr,socfpga-perip-clk����������"���������������Ì���������Ê������������Ð���������ddr_dq_clk����������<�������������!altr,socfpga-perip-clk����������"���������������Ð���������Ê������������Ð���������h2f_usr2_clk������������<�������������!altr,socfpga-perip-clk����������"���������������Ô���������Ê������������Ð������������mpu_periph_clk����������<�������������!altr,socfpga-perip-clk����������"���
��������a���������������(������������(������mpu_l2_ram_clk����������<�������������!altr,socfpga-perip-clk����������"���
��������a���������l4_main_clk���������<�������������!altr,socfpga-gate-clk�����������"�����������o���`�������������Ê������������Ð���������l3_main_clk���������<�������������!altr,socfpga-perip-clk����������"�����������a���������l3_mp_clk�����������<�������������!altr,socfpga-gate-clk�����������"�����������Y���d���������������o���`������������Ê������������Ð���������l3_sp_clk�����������<�������������!altr,socfpga-gate-clk�����������"�����������Y���d������������l4_mp_clk�����������<�������������!altr,socfpga-gate-clk�����������"��������������Y���d��������������o���`������������Ê���"���������Ð���"������l4_sp_clk�����������<�������������!altr,socfpga-gate-clk�����������"��������������Y���d��������������o���`������������Ê���#���������Ð���#������dbg_at_clk����������<�������������!altr,socfpga-gate-clk�����������"�����������Y���h���������������o���`������������Ê������������Ð���������dbg_clk���������<�������������!altr,socfpga-gate-clk�����������"�����������Y���h��������������o���`���������dbg_trace_clk�����������<�������������!altr,socfpga-gate-clk�����������"�����������Y���l���������������o���`���������dbg_timer_clk�����������<�������������!altr,socfpga-gate-clk�����������"�����������o���`���������cfg_clk���������<�������������!altr,socfpga-gate-clk�����������"�����������o���`���������h2f_user0_clk�����������<�������������!altr,socfpga-gate-clk�����������"�����������o���`���	������emac_0_clk����������<�������������!altr,socfpga-gate-clk�����������"�����������o��� ����������emac_1_clk����������<�������������!altr,socfpga-gate-clk�����������"�����������o��� ���������usb_mp_clk����������<�������������!altr,socfpga-gate-clk�����������"�����������o��� �����������Y���¤����������������Ê���*���������Ð���*������spi_m_clk�����������<�������������!altr,socfpga-gate-clk�����������"�����������o��� �����������Y���¤���������������Ê���'���������Ð���'������can0_clk������������<�������������!altr,socfpga-gate-clk�����������"�����������o��� �����������Y���¤���������������Ê������������Ð���������can1_clk������������<�������������!altr,socfpga-gate-clk�����������"�����������o��� �����������Y���¤���	������������Ê������������Ð���������gpio_db_clk���������<�������������!altr,socfpga-gate-clk�����������"�����������o��� �����������Y���¨�������������h2f_user1_clk�����������<�������������!altr,socfpga-gate-clk�����������"�����������o��� ���������sdmmc_clk�����������<�������������!altr,socfpga-gate-clk�����������"���	��������������o��� �����������x�������‡���������Ê������������Ð���������sdmmc_clk_divided�����������<�������������!altr,socfpga-gate-clk�����������"�����������o��� �����������a������������Ê���%���������Ð���%������nand_x_clk����������<�������������!altr,socfpga-gate-clk�����������"���	��������������o��� ���	������nand_clk������������<�������������!altr,socfpga-gate-clk�����������"���	��������������o��� ���
��������a���������qspi_clk������������<�������������!altr,socfpga-gate-clk�����������"���	��������������o��� ���������ddr_dqs_clk_gate������������<�������������!altr,socfpga-gate-clk�����������"�����������o���Ø����������ddr_2x_dqs_clk_gate���������<�������������!altr,socfpga-gate-clk�����������"�����������o���Ø���������ddr_dq_clk_gate���������<�������������!altr,socfpga-gate-clk�����������"�����������o���Ø���������h2f_user2_clk�����������<�������������!altr,socfpga-gate-clk�����������"�����������o���Ø���������������fpgamgr@ff706000�������������!altr,socfpga-fpga-mgr������������ÿp`����ÿ¹��������������ð�������¯���������ethernet@ff700000���������0���!altr,socfpga-stmmac�snps,dwmac-3.70a�snps,dwmac���������‚��� ���`�������������ÿp���� ����������ð�������s�����������•macirq����������¥����������������"���������
��)stmmaceth�����������±���!��� ������
��¸stmmaceth�����������Ä�����������ß���€��������û�����������	�����������5okay������������gmii����������ethernet@ff702000���������0���!altr,socfpga-stmmac�snps,dwmac-3.70a�snps,dwmac���������‚��� ���`������������ÿp ��� ����������ð�������x�����������•macirq����������¥����������������"���������
��)stmmaceth�����������±���!���!������
��¸stmmaceth�����������Ä�����������ß���€��������û�����������	���������	��5disabled����������gpio@ff708000��������������������������������������!snps,dw-apb-gpio�������������ÿp€������������"���"������	��5disabled�������gpio-controller@0������������!snps,dw-apb-gpio-port������������ ��������0�����������<��������������������������µ���������¤������������ð�������¤������������gpio@ff709000��������������������������������������!snps,dw-apb-gpio�������������ÿp������������"���"������	��5disabled�������gpio-controller@0������������!snps,dw-apb-gpio-port������������ ��������0�����������<��������������������������µ���������¤������������ð�������¥������������gpio@ff70a000��������������������������������������!snps,dw-apb-gpio�������������ÿp ������������"���"������	��5disabled�������gpio-controller@0������������!snps,dw-apb-gpio-port������������ ��������0�����������<��������������������������µ���������¤������������ð�������¦������������i2c@ffc04000���������������������������������������!snps,designware-i2c����������ÿÀ@������������"���#���������ð�������ž���������	��5disabled����������i2c@ffc05000���������������������������������������!snps,designware-i2c����������ÿÀP������������"���#���������ð�������Ÿ���������	��5disabled����������i2c@ffc06000���������������������������������������!snps,designware-i2c����������ÿÀ`������������"���#���������ð������� ���������	��5disabled����������i2c@ffc07000���������������������������������������!snps,designware-i2c����������ÿÀp������������"���#���������ð�������¡���������	��5disabled����������eccmgr@ffd08140����������!altr,socfpga-ecc-manager���������������������������������������é���l2-ecc@ffd08140����������!altr,socfpga-l2-ecc����������ÿЁ@������������ð�������$����������%���������ocram-ecc@ffd08144�����������!altr,socfpga-ocram-ecc�����������ÿЁD�����������J���$���������ð�������²����������³������������l2-cache@fffef000������������!arm,pl310-cache����������ÿþð�������������ð�������&������������O��������]�����������i�����������������y�����������������Š�����������˜������������Ê������������Ð���������dwmmc0@ff704000����������!altr,socfpga-dw-mshc�������������ÿp@�������������ð�������‹�����������þ�������������������������������������"���"���%��������)biu�ciu�������	��5disabled������������§������������±��������»������������Å���������×������sram@ffff0000���������
���!mmio-sram������������ÿÿ��������������Ê���$���������Ð���$������rstmgr@ffd05000���������è���������
���!altr,rst-mgr�������������ÿÐP������������õ������������Ê���!���������Ð���!������snoop-control-unit@fffec000����������!arm,cortex-a9-scu������������ÿþÀ����������sdr@ffc25000�������������!syscon�����������ÿÂP�������������Ê���&���������Ð���&������sdramedac������������!altr,sdram-edac������������&���������ð�������'���������spi@fff00000�������������!snps,dw-apb-ssi������������������������������������ÿð��������������ð�������š����������������������"���'������	��5disabled����������spi@fff01000�������������!snps,dw-apb-ssi������������������������������������ÿð�������������ð�������›����������������������"���'������	��5disabled����������sysmgr@ffd08000����������!altr,sys-mgr�syscon����������ÿЀ���@���������ÿЀ���������Ê��� ���������Ð��� ������timer@fffec600�����������!arm,cortex-a9-twd-timer����������ÿþÆ�������������ð������
����������"���(������timer0@ffc08000����������!snps,dw-apb-timer������������ð�������§������������ÿÀ€������������"���#��������)timer�����������I�jÏÀ������timer1@ffc09000����������!snps,dw-apb-timer������������ð�������¨������������ÿÀ������������"���#��������)timer�����������I�jÏÀ������timer2@ffd00000����������!snps,dw-apb-timer������������ð�������©������������ÿÐ�������������"�����������)timer�����������I�jÏÀ������timer3@ffd01000����������!snps,dw-apb-timer������������ð�������ª������������ÿÐ������������"�����������)timer�����������I�jÏÀ������serial0@ffc02000�������������!snps,dw-apb-uart�������������ÿÀ �������������ð�������¢�����������/�����������9�����������"���#��������F���)������)�����������Ktx�rx�����������I�p€�������serial1@ffc03000�������������!snps,dw-apb-uart�������������ÿÀ0�������������ð�������£�����������/�����������9�����������"���#��������F���)������)�����������Ktx�rx�����������I�p€�������usbphy@0������������U�������������!usb-nop-xceiv�����������5okay�������������Ê���+���������Ð���+������usb@ffb00000����������
���!snps,dwc2������������ÿ°����ÿÿ���������ð�������}�����������"���*��������)otg���������±���!���"��������¸dwc2������������`���+������	��eusb2-phy����������	��5disabled����������usb@ffb40000����������
���!snps,dwc2������������ÿ´����ÿÿ���������ð�������€�����������"���*��������)otg���������±���!���#��������¸dwc2������������`���+������	��eusb2-phy����������	��5disabled����������watchdog@ffd02000������������!snps,dw-wdt����������ÿÐ �������������ð�������«�����������"���������	��5disabled����������watchdog@ffd03000������������!snps,dw-wdt����������ÿÐ0�������������ð�������¬�����������"���������	��5disabled����������������	#address-cells�#size-cells�model�compatible�bootargs�ethernet0�ethernet1�serial0�serial1�timer0�timer1�timer2�timer3�device_type�reg�enable-method�next-level-cache�#interrupt-cells�interrupt-controller�linux,phandle�interrupt-parent�ranges�interrupts�#dma-cells�#dma-channels�#dma-requests�clocks�clock-names�status�#clock-cells�clock-frequency�div-reg�fixed-divider�clk-gate�clk-phase�altr,sysmgr-syscon�interrupt-names�mac-address�resets�reset-names�snps,multicast-filter-bins�snps,perfect-filter-entries�tx-fifo-depth�rx-fifo-depth�phy-mode�gpio-controller�#gpio-cells�snps,nr-gpios�iram�cache-unified�cache-level�arm,tag-latency�arm,data-latency�prefetch-data�prefetch-instr�num-slots�broken-cd�bus-width�cap-mmc-highspeed�cap-sd-highspeed�#reset-cells�altr,modrst-offset�altr,sdr-syscon�num-cs�cpu1-start-addr�reg-shift�reg-io-width�dmas�dma-names�#phy-cells�phys�phy-names�