Ð þí��ÿ'���8��ö���(������������ ��õÐ�����������������������������%����ti,omap3-beagle�ti,omap3430�ti,omap3�������������������������������������+������������7TI OMAP3 BeagleBoard�������chosen��������aliases����������=/ocp@68000000/i2c@48070000�����������B/ocp@68000000/i2c@48072000�����������G/ocp@68000000/i2c@48060000�����������L/ocp@68000000/mmc@4809c000�����������Q/ocp@68000000/mmc@480b4000�����������V/ocp@68000000/mmc@480ad000�����������[/ocp@68000000/serial@4806a000������������c/ocp@68000000/serial@4806c000������������k/ocp@68000000/serial@49020000������������s/connector0����������|/connector1�������cpus�������������������������+�������cpu@0�������������arm,cortex-a8������������…cpu����������‘�������������•������������œcpu����������¨�“à���������¶������������Ê������������Ù������������å�����������pmu@54000000��������������arm,cortex-a8-pmu������������‘T����€�����������í������������ødebugss�������soc�����������ti,omap-infra������mpu������� ����ti,omap3-mpu�������������ømpu�������iva������� ����ti,iva2.2������������øiva����dsp������� ����ti,omap3-c64����������������ocp@68000000��������������ti,omap3-l3-smx�simple-bus�����������‘h���������������í��� ��� ���������������������+���������������������øl3_main����l4@48000000�����������ti,omap3-l4-core�simple-bus����������������������+���������������H���������scm@2000��������������ti,omap3-scm�simple-bus����������‘�� ��� ����������������������+����������������� ��� ����pinmux@30��������� ����ti,omap3-padconf�pinctrl-single����������‘���0��8���������������������+������������ �����������������������)��������>�����������\��ÿ��������ydefault���������‡������������å���ç���pinmux_hsusb2_pins��������0��‘��¤����¦����¨����ª����¬����®�����������å���������pinmux_uart3_pins�����������‘��n��A���p�������������å���è������pinmux_tfp410_pins����������‘��–������������å��������pinmux_dss_dpi_pins�������à��‘���¤�������¦�������¨�������ª�������¬�������®�������°�������²�������´�������¶�������¸�������º�������¼�������¾�������À�������Â�������Ä�������Æ�������È�������Ê�������Ì�������Î�������Ð�������Ò�������Ô�������Ö�������Ø�������Ú�������������å���þ������pinmux_twl4030_pins���������‘��°��A���������å���é���������scm_conf@270��������������syscon�simple-bus������������‘��p��0���������������������+�����������������p��0���������å������pbias_regulator@2b0�����������ti,pbias-omap3�ti,pbias-omap�������������‘��°�����������¥������pbias_mmc_omap2430����������¬pbias_mmc_omap2430����������»�w@��������Ó�-ÆÀ���������å���ï���������clocks�����������������������+�������mcbsp5_mux_fck@68�����������ë��������������ti,composite-mux-clock�����������•��������������ø������������‘���h���������å��� ������mcbsp5_fck����������ë��������������ti,composite-clock�����������•��� ��� ���������å���÷������mcbsp1_mux_fck@4������������ë��������������ti,composite-mux-clock�����������•��������������ø������������‘������������å���������mcbsp1_fck����������ë��������������ti,composite-clock�����������•���������������å���ò������mcbsp2_mux_fck@4������������ë��������������ti,composite-mux-clock�����������•��� �����������ø������������‘������������å���������mcbsp2_fck����������ë��������������ti,composite-clock�����������•���������������å���ô������mcbsp3_mux_fck@68�����������ë��������������ti,composite-mux-clock�����������•��� ������������‘���h���������å���������mcbsp3_fck����������ë��������������ti,composite-clock�����������•���������������å���õ������mcbsp4_mux_fck@68�����������ë��������������ti,composite-mux-clock�����������•��� �����������ø������������‘���h���������å���������mcbsp4_fck����������ë��������������ti,composite-clock�����������•���������������å���ö������������clockdomains����������pinmux@a00�������� ����ti,omap3-padconf�pinctrl-single����������‘�� ����\���������������������+������������ �����������������������)��������>�����������\��ÿ���pinmux_gpio1_pins�����������‘�����A���������å���æ������pinmux_twl4030_vpins���������� ��‘������������������������������������å���ê���������������target-module@480a6000������������ti,sysc-omap2�ti,sysc������������‘H `D���H `H���H `L�����������rev�sysc�syss����������������������������������������*������������•������������œick����������������������+���������������H `��� ����aes1@0�������� ����ti,omap3-aes�������������‘�������P���������í������������7������ ������ ��������<tx�rx������������target-module@480c5000������������ti,sysc-omap2�ti,sysc������������‘HPD���HPH���HPL�����������rev�sysc�syss����������������������������������������*������������•������������œick����������������������+���������������HP��� ����aes2@0�������� ����ti,omap3-aes�������������‘�������P���������í������������7������A������B��������<tx�rx������������prm@48306000���������� ����ti,omap3-prm�������������‘H0`���@����������í������clocks�����������������������+�������virt_16_8m_ck�����������ë��������������fixed-clock���������F�Y����������å���������osc_sys_ck@d40����������ë���������� ����ti,mux-clock�������������•���������������������������‘�� @���������å���������sys_ck@1270���������ë��������������ti,divider-clock�������������•�����������ø�����������V������������‘��p���������a���������å���"������sys_clkout1@d70���������ë��������������ti,gate-clock������������•������������‘�� p��������ø���������dpll3_x2_ck���������ë��������������fixed-factor-clock�����������•�����������x�����������ƒ���������dpll3_m2x2_ck�����������ë��������������fixed-factor-clock�����������•�����������x�����������ƒ������������å���!������dpll4_x2_ck���������ë��������������fixed-factor-clock�����������•��� ��������x�����������ƒ���������corex2_fck����������ë��������������fixed-factor-clock�����������•���!��������x�����������ƒ������������å���#������wkup_l4_ick���������ë��������������fixed-factor-clock�����������•���"��������x�����������ƒ������������å���R������corex2_d3_fck�����������ë��������������fixed-factor-clock�����������•���#��������x�����������ƒ������������å���‰������corex2_d5_fck�����������ë��������������fixed-factor-clock�����������•���#��������x�����������ƒ������������å���Š���������clockdomains�������������cm@48004000�����������ti,omap3-cm����������‘H�@���@����clocks�����������������������+�������dummy_apb_pclk����������ë��������������fixed-clock���������F����������omap_32k_fck������������ë��������������fixed-clock���������F��€����������å���D������virt_12m_ck���������ë��������������fixed-clock���������F�·����������å���������virt_13m_ck���������ë��������������fixed-clock���������F�Æ]@���������å���������virt_19200000_ck������������ë��������������fixed-clock���������F$ø����������å���������virt_26000000_ck������������ë��������������fixed-clock���������FŒº€���������å���������virt_38_4m_ck�����������ë��������������fixed-clock���������FIð����������å���������dpll4_ck@d00������������ë��������������ti,omap3-dpll-per-clock����������•���"���"���������‘�� ��� �� D�� 0���������å��� ������dpll4_m2_ck@d48���������ë��������������ti,divider-clock�������������•��� ��������V���?���������‘�� H���������a���������å���$������dpll4_m2x2_mul_ck�����������ë��������������fixed-factor-clock�����������•���$��������x�����������ƒ������������å���%������dpll4_m2x2_ck@d00�����������ë��������������ti,gate-clock������������•���%��������ø������������‘�� �������������������å���&������omap_96m_alwon_fck����������ë��������������fixed-factor-clock�����������•���&��������x�����������ƒ������������å���-������dpll3_ck@d00������������ë��������������ti,omap3-dpll-core-clock�������������•���"���"���������‘�� ��� �� @�� 0���������å���������dpll3_m3_ck@1140������������ë��������������ti,divider-clock�������������•�����������ø�����������V������������‘��@���������a���������å���'������dpll3_m3x2_mul_ck�����������ë��������������fixed-factor-clock�����������•���'��������x�����������ƒ������������å���(������dpll3_m3x2_ck@d00�����������ë��������������ti,gate-clock������������•���(��������ø������������‘�� �������������������å���)������emu_core_alwon_ck�����������ë��������������fixed-factor-clock�����������•���)��������x�����������ƒ������������å���f������sys_altclk����������ë��������������fixed-clock���������F�������������å���2������mcbsp_clks����������ë��������������fixed-clock���������F�������������å���������dpll3_m2_ck@d40���������ë��������������ti,divider-clock�������������•�����������ø�����������V������������‘�� @���������a���������å���������core_ck���������ë��������������fixed-factor-clock�����������•�����������x�����������ƒ������������å���*������dpll1_fck@940�����������ë��������������ti,divider-clock�������������•���*��������ø�����������V������������‘�� @���������a���������å���+������dpll1_ck@904������������ë��������������ti,omap3-dpll-clock����������•���"���+���������‘�� �� $�� @�� 4���������å���������dpll1_x2_ck���������ë��������������fixed-factor-clock�����������•�����������x�����������ƒ������������å���,������dpll1_x2m2_ck@944�����������ë��������������ti,divider-clock�������������•���,��������V������������‘�� D���������a���������å���@������cm_96m_fck����������ë��������������fixed-factor-clock�����������•���-��������x�����������ƒ������������å���.������omap_96m_fck@d40������������ë���������� ����ti,mux-clock�������������•���.���"��������ø������������‘�� @���������å���I������dpll4_m3_ck@e40���������ë��������������ti,divider-clock�������������•��� ��������ø�����������V��� ���������‘��@���������a���������å���/������dpll4_m3x2_mul_ck�����������ë��������������fixed-factor-clock�����������•���/��������x�����������ƒ������������å���0������dpll4_m3x2_ck@d00�����������ë��������������ti,gate-clock������������•���0��������ø������������‘�� �������������������å���1������omap_54m_fck@d40������������ë���������� ����ti,mux-clock�������������•���1���2��������ø������������‘�� @���������å���<������cm_96m_d2_fck�����������ë��������������fixed-factor-clock�����������•���.��������x�����������ƒ������������å���3������omap_48m_fck@d40������������ë���������� ����ti,mux-clock�������������•���3���2��������ø������������‘�� @���������å���4������omap_12m_fck������������ë��������������fixed-factor-clock�����������•���4��������x�����������ƒ������������å���K������dpll4_m4_ck@e40���������ë��������������ti,divider-clock�������������•��� ��������V������������‘��@���������a���������å���5������dpll4_m4x2_mul_ck�����������ë��������������ti,fixed-factor-clock������������•���5��������£�����������±������������¾���������å���6������dpll4_m4x2_ck@d00�����������ë��������������ti,gate-clock������������•���6��������ø������������‘�� �������������������¾���������å���������dpll4_m5_ck@f40���������ë��������������ti,divider-clock�������������•��� ��������V���?���������‘��@���������a���������å���7������dpll4_m5x2_mul_ck�����������ë��������������ti,fixed-factor-clock������������•���7��������£�����������±������������¾���������å���8������dpll4_m5x2_ck@d00�����������ë��������������ti,gate-clock������������•���8��������ø������������‘�� �������������������¾���������å���n������dpll4_m6_ck@1140������������ë��������������ti,divider-clock�������������•��� ��������ø�����������V���?���������‘��@���������a���������å���9������dpll4_m6x2_mul_ck�����������ë��������������fixed-factor-clock�����������•���9��������x�����������ƒ������������å���:������dpll4_m6x2_ck@d00�����������ë��������������ti,gate-clock������������•���:��������ø������������‘�� �������������������å���;������emu_per_alwon_ck������������ë��������������fixed-factor-clock�����������•���;��������x�����������ƒ������������å���g������clkout2_src_gate_ck@d70���������ë���������� ����ti,composite-no-wait-gate-clock����������•���*��������ø������������‘�� p���������å���=������clkout2_src_mux_ck@d70����������ë��������������ti,composite-mux-clock�����������•���*���"���.���<���������‘�� p���������å���>������clkout2_src_ck����������ë��������������ti,composite-clock�����������•���=���>���������å���?������sys_clkout2@d70���������ë��������������ti,divider-clock�������������•���?��������ø�����������V���@���������‘�� p���������Ñ������mpu_ck����������ë��������������fixed-factor-clock�����������•���@��������x�����������ƒ������������å���A������arm_fck@924���������ë��������������ti,divider-clock�������������•���A���������‘�� $��������V���������emu_mpu_alwon_ck������������ë��������������fixed-factor-clock�����������•���A��������x�����������ƒ������������å���h������l3_ick@a40����������ë��������������ti,divider-clock�������������•���*��������V������������‘�� @���������a���������å���B������l4_ick@a40����������ë��������������ti,divider-clock�������������•���B��������ø�����������V������������‘�� @���������a���������å���C������rm_ick@c40����������ë��������������ti,divider-clock�������������•���C��������ø�����������V������������‘��@���������a������gpt10_gate_fck@a00����������ë��������������ti,composite-gate-clock����������•���"��������ø������������‘�� ����������å���E������gpt10_mux_fck@a40�����������ë��������������ti,composite-mux-clock�����������•���D���"��������ø������������‘�� @���������å���F������gpt10_fck�����������ë��������������ti,composite-clock�����������•���E���F������gpt11_gate_fck@a00����������ë��������������ti,composite-gate-clock����������•���"��������ø������������‘�� ����������å���G������gpt11_mux_fck@a40�����������ë��������������ti,composite-mux-clock�����������•���D���"��������ø������������‘�� @���������å���H������gpt11_fck�����������ë��������������ti,composite-clock�����������•���G���H������core_96m_fck������������ë��������������fixed-factor-clock�����������•���I��������x�����������ƒ������������å���������mmchs2_fck@a00����������ë��������������ti,wait-gate-clock�����������•������������‘�� ���������ø������������å���¸������mmchs1_fck@a00����������ë��������������ti,wait-gate-clock�����������•������������‘�� ���������ø������������å���¹������i2c3_fck@a00������������ë��������������ti,wait-gate-clock�����������•������������‘�� ���������ø������������å���º������i2c2_fck@a00������������ë��������������ti,wait-gate-clock�����������•������������‘�� ���������ø������������å���»������i2c1_fck@a00������������ë��������������ti,wait-gate-clock�����������•������������‘�� ���������ø������������å���¼������mcbsp5_gate_fck@a00���������ë��������������ti,composite-gate-clock����������•�����������ø��� ���������‘�� ����������å��� ������mcbsp1_gate_fck@a00���������ë��������������ti,composite-gate-clock����������•�����������ø��� ���������‘�� ����������å���������core_48m_fck������������ë��������������fixed-factor-clock�����������•���4��������x�����������ƒ������������å���J������mcspi4_fck@a00����������ë��������������ti,wait-gate-clock�����������•���J���������‘�� ���������ø������������å���½������mcspi3_fck@a00����������ë��������������ti,wait-gate-clock�����������•���J���������‘�� ���������ø������������å���¾������mcspi2_fck@a00����������ë��������������ti,wait-gate-clock�����������•���J���������‘�� ���������ø������������å���¿������mcspi1_fck@a00����������ë��������������ti,wait-gate-clock�����������•���J���������‘�� ���������ø������������å���À������uart2_fck@a00�����������ë��������������ti,wait-gate-clock�����������•���J���������‘�� ���������ø������������å���Á������uart1_fck@a00�����������ë��������������ti,wait-gate-clock�����������•���J���������‘�� ���������ø��� ���������å���Â������core_12m_fck������������ë��������������fixed-factor-clock�����������•���K��������x�����������ƒ������������å���L������hdq_fck@a00���������ë��������������ti,wait-gate-clock�����������•���L���������‘�� ���������ø������������å���Ã������core_l3_ick���������ë��������������fixed-factor-clock�����������•���B��������x�����������ƒ������������å���M������sdrc_ick@a10������������ë��������������ti,wait-gate-clock�����������•���M���������‘�� ��������ø������������å���Ž������gpmc_fck������������ë��������������fixed-factor-clock�����������•���M��������x�����������ƒ���������core_l4_ick���������ë��������������fixed-factor-clock�����������•���C��������x�����������ƒ������������å���N������mmchs2_ick@a10����������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø������������å���Ä������mmchs1_ick@a10����������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø������������å���Å������hdq_ick@a10���������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø������������å���Æ������mcspi4_ick@a10����������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø������������å���Ç������mcspi3_ick@a10����������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø������������å���È������mcspi2_ick@a10����������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø������������å���É������mcspi1_ick@a10����������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø������������å���Ê������i2c3_ick@a10������������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø������������å���Ë������i2c2_ick@a10������������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø������������å���Ì������i2c1_ick@a10������������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø������������å���Í������uart2_ick@a10�����������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø������������å���Î������uart1_ick@a10�����������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø��� ���������å���Ï������gpt11_ick@a10�����������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø������������å���Ð������gpt10_ick@a10�����������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø������������å���Ñ������mcbsp5_ick@a10����������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø��� ���������å���Ò������mcbsp1_ick@a10����������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø��� ���������å���Ó������omapctrl_ick@a10������������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø������������å���Ô������dss_tv_fck@e00����������ë��������������ti,gate-clock������������•���<���������‘�����������ø������������å���³������dss_96m_fck@e00���������ë��������������ti,gate-clock������������•���I���������‘�����������ø������������å���´������dss2_alwon_fck@e00����������ë��������������ti,gate-clock������������•���"���������‘�����������ø������������å���µ������dummy_ck������������ë��������������fixed-clock���������F����������gpt1_gate_fck@c00�����������ë��������������ti,composite-gate-clock����������•���"��������ø�������������‘������������å���O������gpt1_mux_fck@c40������������ë��������������ti,composite-mux-clock�����������•���D���"���������‘��@���������å���P������gpt1_fck������������ë��������������ti,composite-clock�����������•���O���P���������å���ø������aes2_ick@a10������������ë��������������ti,omap3-interface-clock�������������•���N��������ø������������‘�� ���������å���������wkup_32k_fck������������ë��������������fixed-factor-clock�����������•���D��������x�����������ƒ������������å���Q������gpio1_dbck@c00����������ë��������������ti,gate-clock������������•���Q���������‘�����������ø������������å���ª������sha12_ick@a10�����������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø������������å���Õ������wdt2_fck@c00������������ë��������������ti,wait-gate-clock�����������•���Q���������‘�����������ø������������å���«������wdt2_ick@c10������������ë��������������ti,omap3-interface-clock�������������•���R���������‘����������ø������������å���¬������wdt1_ick@c10������������ë��������������ti,omap3-interface-clock�������������•���R���������‘����������ø������������å���������gpio1_ick@c10�����������ë��������������ti,omap3-interface-clock�������������•���R���������‘����������ø������������å���®������omap_32ksync_ick@c10������������ë��������������ti,omap3-interface-clock�������������•���R���������‘����������ø������������å���¯������gpt12_ick@c10�����������ë��������������ti,omap3-interface-clock�������������•���R���������‘����������ø������������å���°������gpt1_ick@c10������������ë��������������ti,omap3-interface-clock�������������•���R���������‘����������ø�������������å���±������per_96m_fck���������ë��������������fixed-factor-clock�����������•���-��������x�����������ƒ������������å��� ������per_48m_fck���������ë��������������fixed-factor-clock�����������•���4��������x�����������ƒ������������å���S������uart3_fck@1000����������ë��������������ti,wait-gate-clock�����������•���S���������‘�����������ø������������å���������gpt2_gate_fck@1000����������ë��������������ti,composite-gate-clock����������•���"��������ø������������‘������������å���T������gpt2_mux_fck@1040�����������ë��������������ti,composite-mux-clock�����������•���D���"���������‘��@���������å���U������gpt2_fck������������ë��������������ti,composite-clock�����������•���T���U���������å���ù������gpt3_gate_fck@1000����������ë��������������ti,composite-gate-clock����������•���"��������ø������������‘������������å���V������gpt3_mux_fck@1040�����������ë��������������ti,composite-mux-clock�����������•���D���"��������ø������������‘��@���������å���W������gpt3_fck������������ë��������������ti,composite-clock�����������•���V���W������gpt4_gate_fck@1000����������ë��������������ti,composite-gate-clock����������•���"��������ø������������‘������������å���X������gpt4_mux_fck@1040�����������ë��������������ti,composite-mux-clock�����������•���D���"��������ø������������‘��@���������å���Y������gpt4_fck������������ë��������������ti,composite-clock�����������•���X���Y������gpt5_gate_fck@1000����������ë��������������ti,composite-gate-clock����������•���"��������ø������������‘������������å���Z������gpt5_mux_fck@1040�����������ë��������������ti,composite-mux-clock�����������•���D���"��������ø������������‘��@���������å���[������gpt5_fck������������ë��������������ti,composite-clock�����������•���Z���[������gpt6_gate_fck@1000����������ë��������������ti,composite-gate-clock����������•���"��������ø������������‘������������å���\������gpt6_mux_fck@1040�����������ë��������������ti,composite-mux-clock�����������•���D���"��������ø������������‘��@���������å���]������gpt6_fck������������ë��������������ti,composite-clock�����������•���\���]������gpt7_gate_fck@1000����������ë��������������ti,composite-gate-clock����������•���"��������ø������������‘������������å���^������gpt7_mux_fck@1040�����������ë��������������ti,composite-mux-clock�����������•���D���"��������ø������������‘��@���������å���_������gpt7_fck������������ë��������������ti,composite-clock�����������•���^���_������gpt8_gate_fck@1000����������ë��������������ti,composite-gate-clock����������•���"��������ø��� ���������‘������������å���`������gpt8_mux_fck@1040�����������ë��������������ti,composite-mux-clock�����������•���D���"��������ø������������‘��@���������å���a������gpt8_fck������������ë��������������ti,composite-clock�����������•���`���a������gpt9_gate_fck@1000����������ë��������������ti,composite-gate-clock����������•���"��������ø��� ���������‘������������å���b������gpt9_mux_fck@1040�����������ë��������������ti,composite-mux-clock�����������•���D���"��������ø������������‘��@���������å���c������gpt9_fck������������ë��������������ti,composite-clock�����������•���b���c������per_32k_alwon_fck�����������ë��������������fixed-factor-clock�����������•���D��������x�����������ƒ������������å���d������gpio6_dbck@1000���������ë��������������ti,gate-clock������������•���d���������‘�����������ø������������å���‘������gpio5_dbck@1000���������ë��������������ti,gate-clock������������•���d���������‘�����������ø������������å���’������gpio4_dbck@1000���������ë��������������ti,gate-clock������������•���d���������‘�����������ø������������å���“������gpio3_dbck@1000���������ë��������������ti,gate-clock������������•���d���������‘�����������ø������������å���”������gpio2_dbck@1000���������ë��������������ti,gate-clock������������•���d���������‘�����������ø��� ���������å���•������wdt3_fck@1000�����������ë��������������ti,wait-gate-clock�����������•���d���������‘�����������ø������������å���–������per_l4_ick����������ë��������������fixed-factor-clock�����������•���C��������x�����������ƒ������������å���e������gpio6_ick@1010����������ë��������������ti,omap3-interface-clock�������������•���e���������‘����������ø������������å���—������gpio5_ick@1010����������ë��������������ti,omap3-interface-clock�������������•���e���������‘����������ø������������å���˜������gpio4_ick@1010����������ë��������������ti,omap3-interface-clock�������������•���e���������‘����������ø������������å���™������gpio3_ick@1010����������ë��������������ti,omap3-interface-clock�������������•���e���������‘����������ø������������å���š������gpio2_ick@1010����������ë��������������ti,omap3-interface-clock�������������•���e���������‘����������ø��� ���������å���›������wdt3_ick@1010�����������ë��������������ti,omap3-interface-clock�������������•���e���������‘����������ø������������å���œ������uart3_ick@1010����������ë��������������ti,omap3-interface-clock�������������•���e���������‘����������ø������������å���������uart4_ick@1010����������ë��������������ti,omap3-interface-clock�������������•���e���������‘����������ø������������å���ž������gpt9_ick@1010�����������ë��������������ti,omap3-interface-clock�������������•���e���������‘����������ø��� ���������å���Ÿ������gpt8_ick@1010�����������ë��������������ti,omap3-interface-clock�������������•���e���������‘����������ø��� ���������å��� ������gpt7_ick@1010�����������ë��������������ti,omap3-interface-clock�������������•���e���������‘����������ø������������å���¡������gpt6_ick@1010�����������ë��������������ti,omap3-interface-clock�������������•���e���������‘����������ø������������å���¢������gpt5_ick@1010�����������ë��������������ti,omap3-interface-clock�������������•���e���������‘����������ø������������å���£������gpt4_ick@1010�����������ë��������������ti,omap3-interface-clock�������������•���e���������‘����������ø������������å���¤������gpt3_ick@1010�����������ë��������������ti,omap3-interface-clock�������������•���e���������‘����������ø������������å���¥������gpt2_ick@1010�����������ë��������������ti,omap3-interface-clock�������������•���e���������‘����������ø������������å���¦������mcbsp2_ick@1010���������ë��������������ti,omap3-interface-clock�������������•���e���������‘����������ø�������������å���§������mcbsp3_ick@1010���������ë��������������ti,omap3-interface-clock�������������•���e���������‘����������ø������������å���¨������mcbsp4_ick@1010���������ë��������������ti,omap3-interface-clock�������������•���e���������‘����������ø������������å���©������mcbsp2_gate_fck@1000������������ë��������������ti,composite-gate-clock����������•�����������ø�������������‘������������å���������mcbsp3_gate_fck@1000������������ë��������������ti,composite-gate-clock����������•�����������ø������������‘������������å���������mcbsp4_gate_fck@1000������������ë��������������ti,composite-gate-clock����������•�����������ø������������‘������������å���������emu_src_mux_ck@1140���������ë���������� ����ti,mux-clock�������������•���"���f���g���h���������‘��@���������å���i������emu_src_ck����������ë��������������ti,clkdm-gate-clock����������•���i���������å���j������pclk_fck@1140�����������ë��������������ti,divider-clock�������������•���j��������ø�����������V������������‘��@���������a������pclkx2_fck@1140���������ë��������������ti,divider-clock�������������•���j��������ø�����������V������������‘��@���������a������atclk_fck@1140����������ë��������������ti,divider-clock�������������•���j��������ø�����������V������������‘��@���������a������traceclk_src_fck@1140�����������ë���������� ����ti,mux-clock�������������•���"���f���g���h��������ø������������‘��@���������å���k������traceclk_fck@1140�����������ë��������������ti,divider-clock�������������•���k��������ø�����������V������������‘��@���������a������secure_32k_fck����������ë��������������fixed-clock���������F��€����������å���l������gpt12_fck�����������ë��������������fixed-factor-clock�����������•���l��������x�����������ƒ������������å���ú������wdt1_fck������������ë��������������fixed-factor-clock�����������•���l��������x�����������ƒ���������security_l4_ick2������������ë��������������fixed-factor-clock�����������•���C��������x�����������ƒ������������å���m������aes1_ick@a14������������ë��������������ti,omap3-interface-clock�������������•���m��������ø������������‘�� ���������å���������rng_ick@a14���������ë��������������ti,omap3-interface-clock�������������•���m���������‘�� ��������ø������������å���ó������sha11_ick@a14�����������ë��������������ti,omap3-interface-clock�������������•���m���������‘�� ��������ø���������des1_ick@a14������������ë��������������ti,omap3-interface-clock�������������•���m���������‘�� ��������ø����������cam_mclk@f00������������ë��������������ti,gate-clock������������•���n��������ø�������������‘������������¾������cam_ick@f10���������ë����������!����ti,omap3-no-wait-interface-clock�������������•���C���������‘����������ø�������������å���Ü������csi2_96m_fck@f00������������ë��������������ti,gate-clock������������•������������‘�����������ø������������å���Ý������security_l3_ick���������ë��������������fixed-factor-clock�����������•���B��������x�����������ƒ������������å���o������pka_ick@a14���������ë��������������ti,omap3-interface-clock�������������•���o���������‘�� ��������ø���������icr_ick@a10���������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø���������des2_ick@a10������������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø���������mspro_ick@a10�����������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø���������mailboxes_ick@a10�����������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø���������ssi_l4_ick����������ë��������������fixed-factor-clock�����������•���C��������x�����������ƒ������������å���v������sr1_fck@c00���������ë��������������ti,wait-gate-clock�����������•���"���������‘�����������ø������������å��������sr2_fck@c00���������ë��������������ti,wait-gate-clock�����������•���"���������‘�����������ø������������å��������sr_l4_ick�����������ë��������������fixed-factor-clock�����������•���C��������x�����������ƒ���������dpll2_fck@40������������ë��������������ti,divider-clock�������������•���*��������ø�����������V������������‘���@���������a���������å���p������dpll2_ck@4����������ë��������������ti,omap3-dpll-clock����������•���"���p���������‘������$���@���4���������ç���������ù������������������å���q������dpll2_m2_ck@44����������ë��������������ti,divider-clock�������������•���q��������V������������‘���D���������a���������å���r������iva2_ck@0�����������ë��������������ti,wait-gate-clock�����������•���r���������‘������������ø�������������å���Þ������modem_fck@a00�����������ë��������������ti,omap3-interface-clock�������������•���"���������‘�� ���������ø������������å���ß������sad2d_ick@a10�����������ë��������������ti,omap3-interface-clock�������������•���B���������‘�� ��������ø������������å���à������mad2d_ick@a18�����������ë��������������ti,omap3-interface-clock�������������•���B���������‘�� ��������ø������������å���á������mspro_fck@a00�����������ë��������������ti,wait-gate-clock�����������•������������‘�� ���������ø���������ssi_ssr_gate_fck_3430es2@a00������������ë���������� ����ti,composite-no-wait-gate-clock����������•���#��������ø�������������‘�� ����������å���s������ssi_ssr_div_fck_3430es2@a40���������ë��������������ti,composite-divider-clock�����������•���#��������ø������������‘�� @������$�����������������������������������������å���t������ssi_ssr_fck_3430es2���������ë��������������ti,composite-clock�����������•���s���t���������å���u������ssi_sst_fck_3430es2���������ë��������������fixed-factor-clock�����������•���u��������x�����������ƒ������������å��������hsotgusb_ick_3430es2@a10������������ë����������"����ti,omap3-hsotgusb-interface-clock������������•���M���������‘�� ��������ø������������å���������ssi_ick_3430es2@a10���������ë��������������ti,omap3-ssi-interface-clock�������������•���v���������‘�� ��������ø�������������å��������usim_gate_fck@c00�����������ë��������������ti,composite-gate-clock����������•���I��������ø��� ���������‘������������å���������sys_d2_ck�����������ë��������������fixed-factor-clock�����������•���"��������x�����������ƒ������������å���x������omap_96m_d2_fck���������ë��������������fixed-factor-clock�����������•���I��������x�����������ƒ������������å���y������omap_96m_d4_fck���������ë��������������fixed-factor-clock�����������•���I��������x�����������ƒ������������å���z������omap_96m_d8_fck���������ë��������������fixed-factor-clock�����������•���I��������x�����������ƒ������������å���{������omap_96m_d10_fck������������ë��������������fixed-factor-clock�����������•���I��������x�����������ƒ��� ���������å���|������dpll5_m2_d4_ck����������ë��������������fixed-factor-clock�����������•���w��������x�����������ƒ������������å���}������dpll5_m2_d8_ck����������ë��������������fixed-factor-clock�����������•���w��������x�����������ƒ������������å���~������dpll5_m2_d16_ck���������ë��������������fixed-factor-clock�����������•���w��������x�����������ƒ������������å���������dpll5_m2_d20_ck���������ë��������������fixed-factor-clock�����������•���w��������x�����������ƒ������������å���€������usim_mux_fck@c40������������ë��������������ti,composite-mux-clock��������(���•���"���x���y���z���{���|���}���~������€��������ø������������‘��@���������a���������å���‚������usim_fck������������ë��������������ti,composite-clock�����������•������‚������usim_ick@c10������������ë��������������ti,omap3-interface-clock�������������•���R���������‘����������ø��� ���������å���²������dpll5_ck@d04������������ë��������������ti,omap3-dpll-clock����������•���"���"���������‘�� �� $�� L�� 4���������ç���������ù���������å���ƒ������dpll5_m2_ck@d50���������ë��������������ti,divider-clock�������������•���ƒ��������V������������‘�� P���������a���������å���w������sgx_gate_fck@b00������������ë��������������ti,composite-gate-clock����������•���*��������ø������������‘������������å���‹������core_d3_ck����������ë��������������fixed-factor-clock�����������•���*��������x�����������ƒ������������å���„������core_d4_ck����������ë��������������fixed-factor-clock�����������•���*��������x�����������ƒ������������å���…������core_d6_ck����������ë��������������fixed-factor-clock�����������•���*��������x�����������ƒ������������å���†������omap_192m_alwon_fck���������ë��������������fixed-factor-clock�����������•���&��������x�����������ƒ������������å���‡������core_d2_ck����������ë��������������fixed-factor-clock�����������•���*��������x�����������ƒ������������å���ˆ������sgx_mux_fck@b40���������ë��������������ti,composite-mux-clock�������� ���•���„���…���†���.���‡���ˆ���‰���Š���������‘��@���������å���Œ������sgx_fck���������ë��������������ti,composite-clock�����������•���‹���Œ���������å��������sgx_ick@b10���������ë��������������ti,wait-gate-clock�����������•���B���������‘����������ø�������������å���â������cpefuse_fck@a08���������ë��������������ti,gate-clock������������•���"���������‘�� ��������ø�������������å���Ö������ts_fck@a08����������ë��������������ti,gate-clock������������•���D���������‘�� ��������ø������������å���×������usbtll_fck@a08����������ë��������������ti,wait-gate-clock�����������•���w���������‘�� ��������ø������������å���Ø������usbtll_ick@a18����������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø������������å���Ù������mmchs3_ick@a10����������ë��������������ti,omap3-interface-clock�������������•���N���������‘�� ��������ø������������å���Ú������mmchs3_fck@a00����������ë��������������ti,wait-gate-clock�����������•������������‘�� ���������ø������������å���Û������dss1_alwon_fck_3430es2@e00����������ë��������������ti,dss-gate-clock������������•�����������ø�������������‘������������¾���������å���¶������dss_ick_3430es2@e10���������ë��������������ti,omap3-dss-interface-clock�������������•���C���������‘����������ø�������������å���·������usbhost_120m_fck@1400�����������ë��������������ti,gate-clock������������•���w���������‘�����������ø������������å���ã������usbhost_48m_fck@1400������������ë��������������ti,dss-gate-clock������������•���4���������‘�����������ø�������������å���ä������usbhost_ick@1410������������ë��������������ti,omap3-dss-interface-clock�������������•���C���������‘����������ø�������������å���å���������clockdomains�������core_l3_clkdm�������������ti,clockdomain�����������•���Ž���������dpll3_clkdm�����������ti,clockdomain�����������•���������dpll1_clkdm�����������ti,clockdomain�����������•���������per_clkdm�������������ti,clockdomain��������h���•������‘���’���“���”���•���–���—���˜���™���š���›���œ������ž���Ÿ��� ���¡���¢���£���¤���¥���¦���§���¨���©������emu_clkdm�������������ti,clockdomain�����������•���j������dpll4_clkdm�����������ti,clockdomain�����������•��� ������wkup_clkdm������������ti,clockdomain��������$���•���ª���«���¬������®���¯���°���±���²������dss_clkdm�������������ti,clockdomain�����������•���³���´���µ���¶���·������core_l4_clkdm�������������ti,clockdomain��������”���•���¸���¹���º���»���¼���½���¾���¿���À���Á���Â���Ã���Ä���Å���Æ���Ç���È���É���Ê���Ë���Ì���Í���Î���Ï���Ð���Ñ���Ò���Ó���Ô������Õ���Ö���×���Ø���Ù���Ú���Û������cam_clkdm�������������ti,clockdomain�����������•���Ü���Ý������iva2_clkdm������������ti,clockdomain�����������•���Þ������dpll2_clkdm�����������ti,clockdomain�����������•���q������d2d_clkdm�������������ti,clockdomain�����������•���ß���à���á������dpll5_clkdm�����������ti,clockdomain�����������•���ƒ������sgx_clkdm�������������ti,clockdomain�����������•���â������usbhost_clkdm�������������ti,clockdomain�����������•���ã���ä���å������������target-module@48320000������������ti,sysc-omap2�ti,sysc������������‘H2�����H2���������� ��rev�sysc����������������������������•���Q���¯���������œfck�ick����������������������+���������������H2��������counter@0�������������ti,omap-counter32k�����������‘������� ���������interrupt-controller@48200000�������������ti,omap3-intc������������)��������������������‘H ��������������å���������target-module@48056000������������ti,sysc-omap2�ti,sysc������������‘H`����H`,���H`(�����������rev�sysc�syss�������������#��������!������������������������������������*������������•���M���������œick����������������������+���������������H`�������dma-controller@0��������������ti,omap3430-sdma�ti,omap-sdma������������‘����������������í������ ��������������/�����������:��� ��������G���`���������å������������gpio@48310000�������������ti,omap3-gpio������������‘H1��������������í������������øgpio1������������T���������f��������v������������)�������������������ydefault���������‡���æ���������å��������gpio@49050000�������������ti,omap3-gpio������������‘I��������������í������������øgpio2������������f��������v������������)�����������������gpio@49052000�������������ti,omap3-gpio������������‘I �������������í������������øgpio3������������f��������v������������)�����������������gpio@49054000�������������ti,omap3-gpio������������‘I@�������������í��� ���������øgpio4������������f��������v������������)�����������������gpio@49056000�������������ti,omap3-gpio������������‘I`�������������í���!���������øgpio5������������f��������v������������)��������������������å�� ������gpio@49058000�������������ti,omap3-gpio������������‘I€�������������í���"���������øgpio6������������f��������v������������)��������������������å��������serial@4806a000�����������ti,omap3-uart������������‘H ��� ���������‚������H��������7������1������2��������<tx�rx������������øuart1�����������FÜl�������serial@4806c000�����������ti,omap3-uart������������‘HÀ������������‚������I��������7������3������4��������<tx�rx������������øuart2�����������FÜl�������serial@49020000�����������ti,omap3-uart������������‘I�������������‚������J���ç��n��������7������5������6��������<tx�rx������������øuart3�����������FÜl���������ydefault���������‡���è������i2c@48070000���������� ����ti,omap3-i2c�������������‘H�����€���������í���8��������7��������������������<tx�rx������������������������+�������������øi2c1������������F�'¬@���twl@48�����������‘���H���������í�������������������������ti,twl4030�����������)�������������������ydefault���������‡���é���ê���audio�������������ti,twl4030-audio�������codec������������rtc�����������ti,twl4030-rtc�����������í���������bci�����������ti,twl4030-bci�����������í��� �����������–���ë��������¤���ì�����������°vac�������watchdog��������������ti,twl4030-wdt��������regulator-vaux1�����������ti,twl4030-vaux1����������regulator-vaux2�����������ti,twl4030-vaux2���������� ��¬vdd_ehci������������»�w@��������Ó�w@���������Á������regulator-vaux3�����������ti,twl4030-vaux3����������regulator-vaux4�����������ti,twl4030-vaux4����������regulator-vdd1������������ti,twl4030-vdd1���������»� 'À��������Ó� ���������å���������regulator-vdac������������ti,twl4030-vdac���������»�w@��������Ó�w@���������å���ÿ������regulator-vio�������������ti,twl4030-vio��������regulator-vintana1������������ti,twl4030-vintana1�������regulator-vintana2������������ti,twl4030-vintana2�������regulator-vintdig�������������ti,twl4030-vintdig��������regulator-vmmc1�����������ti,twl4030-vmmc1������������»�:��������Ó�0°���������å���ð������regulator-vmmc2�����������ti,twl4030-vmmc2������������»�:��������Ó�0°������regulator-vusb1v5�������������ti,twl4030-vusb1v5�����������å���í������regulator-vusb1v8�������������ti,twl4030-vusb1v8�����������å���î������regulator-vusb3v1�������������ti,twl4030-vusb3v1�����������å���ë������regulator-vpll1�����������ti,twl4030-vpll1����������regulator-vpll2�����������ti,twl4030-vpll2������������»�w@��������Ó�w@���������Á������regulator-vsim������������ti,twl4030-vsim���������»�w@��������Ó�-ÆÀ���������å���ñ������gpio��������������ti,twl4030-gpio����������f��������v������������)��������������������Õ��������á�����������ì�¡Ä���������å��������twl4030-usb�����������ti,twl4030-usb�����������í��� �����������ù���í�����������î�����������ë��������#�����������,�������������å���ý������pwm�����������ti,twl4030-pwm����������7���������pwmled������������ti,twl4030-pwmled�����������7���������pwrbutton�������������ti,twl4030-pwrbutton�������������í���������keypad������������ti,twl4030-keypad������������í�����������B�����������R���������madc��������������ti,twl4030-madc����������í�����������e������������å���ì������������i2c@48072000���������� ����ti,omap3-i2c�������������‘H ����€���������í���9��������7��������������������<tx�rx������������������������+�������������øi2c2����������i2c@48060000���������� ����ti,omap3-i2c�������������‘H�����€���������í���=��������7��������������������<tx�rx������������������������+�������������øi2c3������������F�† ���������å��������mailbox@48094000��������������ti,omap3-mailbox�������������ømailbox����������‘H @�������������í�����������w�����������ƒ�����������•������dsp���������§��������������������²��������������������spi@48098000��������������ti,omap2-mcspi�����������‘H €�������������í���A���������������������+�������������ømcspi1����������½���������@��7������#������$������%������&������'������(������)������*������ ��<tx0�rx0�tx1�rx1�tx2�rx2�tx3�rx3�������spi@4809a000��������������ti,omap2-mcspi�����������‘H �������������í���B���������������������+�������������ømcspi2����������½��������� ��7������+������,������-������.��������<tx0�rx0�tx1�rx1�������spi@480b8000��������������ti,omap2-mcspi�����������‘H€�������������í���[���������������������+�������������ømcspi3����������½��������� ��7��������������������������������<tx0�rx0�tx1�rx1�������spi@480ba000��������������ti,omap2-mcspi�����������‘H �������������í���0���������������������+�������������ømcspi4����������½�����������7������F������G��������<tx0�rx0�������1w@480b2000�����������ti,omap3-1w����������‘H �������������í���:���������øhdq1w���������mmc@4809c000��������������ti,omap3-hsmmc�����������‘H À�������������í���S���������ømmc1�������������Ë��������7������=������>��������<tx�rx�����������Ø���ï��������å���ð��������ñ���ñ��������þ���������mmc@480b4000��������������ti,omap3-hsmmc�����������‘H@�������������í���V���������ømmc2������������7������/������0��������<tx�rx��������� ��disabled����������mmc@480ad000��������������ti,omap3-hsmmc�����������‘H Ð�������������í���^���������ømmc3������������7������M������N��������<tx�rx��������� ��disabled����������mmu@480bd400��������������������������ti,omap2-iommu�����������‘HÔ����€���������í������������ømmu_isp���������������������å��������mmu@5d000000��������������������������ti,omap2-iommu�����������‘]������€���������í������������ømmu_iva������� ��disabled����������wdt@48314000���������� ����ti,omap3-wdt�������������‘H1@����€������ ���øwd_timer2���������mcbsp@48074000������������ti,omap3-mcbsp�����������‘H@����ÿ��������mpu����������í������;���<������ ��,common�tx�rx������������<���€���������ømcbsp1����������7������������ ��������<tx�rx������������•���ò���������œfck������� ��disabled����������target-module@480a0000������������ti,sysc-omap2�ti,sysc������������‘H �<���H �@���H �D�����������rev�sysc�syss�������������������������������������*������������•���ó���������œick����������������������+���������������H ���� ����rng@0��������� ����ti,omap2-rng�������������‘������ ����������í���4���������mcbsp@49022000������������ti,omap3-mcbsp�����������‘I ����ÿI€����ÿ������ ��mpu�sidetone�������������í������>���?�����������,common�tx�rx�sidetone�����������<������������ømcbsp2�mcbsp2_sidetone����������7������!������"��������<tx�rx������������•���ô���§���������œfck�ick���������okay�������������å��������mcbsp@49024000������������ti,omap3-mcbsp�����������‘I@����ÿI ����ÿ������ ��mpu�sidetone�������������í������Y���Z�����������,common�tx�rx�sidetone�����������<���€���������ømcbsp3�mcbsp3_sidetone����������7��������������������<tx�rx������������•���õ���¨���������œfck�ick������� ��disabled����������mcbsp@49026000������������ti,omap3-mcbsp�����������‘I`����ÿ��������mpu����������í������6���7������ ��,common�tx�rx������������<���€���������ømcbsp4����������7��������������������<tx�rx������������•���ö���������œfck���������K���������� ��disabled����������mcbsp@48096000������������ti,omap3-mcbsp�����������‘H `����ÿ��������mpu����������í������Q���R������ ��,common�tx�rx������������<���€���������ømcbsp5����������7��������������������<tx�rx������������•���÷���������œfck������� ��disabled����������sham@480c3000�������������ti,omap3-sham������������øsham�������������‘H0����d���������í���1��������7������E��������<rx��������target-module@48318000������������ti,sysc-omap2-timer�ti,sysc����������‘H1€����H1€���H1€�����������rev�sysc�syss�������������'��������������������������*������������•���ø���±���������œfck�ick����������������������+���������������H1€�������������\���������p���timer@0�����������ti,omap3430-timer������������‘�������€���������•���ø���������œfck����������í���%���������{��������Š���ø��������š���D���������target-module@49032000������������ti,sysc-omap2-timer�ti,sysc����������‘I ����I ���I �����������rev�sysc�syss�������������'��������������������������*������������•���ù���¦���������œfck�ick����������������������+���������������I �������timer@0�����������ti,omap3430-timer������������‘����������������í���&���������timer@49034000������������ti,omap3430-timer������������‘I@�������������í���'���������øtimer3��������timer@49036000������������ti,omap3430-timer������������‘I`�������������í���(���������øtimer4��������timer@49038000������������ti,omap3430-timer������������‘I€�������������í���)���������øtimer5�����������±������timer@4903a000������������ti,omap3430-timer������������‘I �������������í���*���������øtimer6�����������±������timer@4903c000������������ti,omap3430-timer������������‘IÀ�������������í���+���������øtimer7�����������±������timer@4903e000������������ti,omap3430-timer������������‘Ià�������������í���,���������øtimer8�����������¾���������±������timer@49040000������������ti,omap3430-timer������������‘I��������������í���-���������øtimer9�����������¾������timer@48086000������������ti,omap3430-timer������������‘H`�������������í���.���������øtimer10����������¾������timer@48088000������������ti,omap3430-timer������������‘H€�������������í���/���������øtimer11����������¾������target-module@48304000������������ti,sysc-omap2-timer�ti,sysc����������‘H0@����H0@���H0@�����������rev�sysc�syss�������������'��������������������������*������������•���ú���°���������œfck�ick����������������������+���������������H0@�������timer@0�����������ti,omap3430-timer������������‘����������������í���_���������{���������Ë���������usbhstll@48062000��������� ����ti,usbhs-tll�������������‘H �������������í���N���������øusb_tll_hs��������usbhshost@48064000������������ti,usbhs-host������������‘H@�������������øusb_host_hs����������������������+������������������ ��Ûehci-phy�������ohci@48064400�������������ti,ohci-omap3������������‘HD�������������í���L���������æ������ehci@48064800��������� ����ti,ehci-omap�������������‘HH�������������í���M��������þ�������û���������gpmc@6e000000�������������ti,omap3430-gpmc�������������øgpmc�������������‘n�����Ð���������í�����������7��������������<rxtx�����������������������������������������������+������������)��������������������f��������v�����������okay��������������������0���������������å���ü���nand@0,0��������������ti,omap2-nand������������‘�����������������������ü���������í�����������������������!ham1������������1���ü����������������:������������������������+�����������I�����������[������������i���$��������{���$�������������������œ�����������¯���$��������Â�����������Ð���0��������ß�����������í�����������ü���H�������� ���H�����������6��������-������partition@0������� ��?X-Loader�������������‘�������������partition@80000���������?U-Boot�����������‘������������partition@1c0000������������?U-Boot Env�����������‘�&�����������partition@280000������������?Kernel�����������‘�(���@��������partition@780000������������?Filesystem�����������‘�h��˜��������������usb_otg_hs@480ab000�����������ti,omap3-musb������������‘H °�������������í���\���]��������,mc�dma�����������øusb_otg_hs����������E�����������P�����������X�����������a������������p���ý��������þ���ý������ ��xusb2-phy������������'�����������‚���2������dss@48050000���������� ����ti,omap3-dss�������������‘H�������������okay���������� ���ødss_core�������������•���¶���������œfck����������������������+��������������������ydefault���������‡���þ���dispc@48050400������������ti,omap3-dispc�����������‘H�������������í��������� ���ødss_dispc������������•���¶���������œfck�������encoder@4804fc00���������� ����ti,omap3-dsi�������������‘Hü����Hþ����@Hÿ���� ��������proto�phy�pll������������í��������� ��disabled���������� ���ødss_dsi1�������������•���¶���µ���������œfck�sys_clk����������������������+����������encoder@48050800��������������ti,omap3-rfbi������������‘H���������� ��disabled���������� ���ødss_rfbi�������������•���¶���·���������œfck�ick�������encoder@48050c00��������������ti,omap3-venc������������‘H������������okay���������� ���ødss_venc�������������•���³���������œfck���������ˆ���ÿ���port�������endpoint������������”�����������¤������������å��������������port�������endpoint������������”����������°������������å��������������ssi-controller@48058000������� ����ti,omap3-ssi�������������øssi���������okay�������������‘H€����H������������sys�gdd����������í���G��������,gdd_mpu����������������������+���������������������•���u���������� ���œssi_ssr_fck�ssi_sst_fck�ssi_ick����ssi-port@4805a000�������������ti,omap3-ssi-port������������‘H ����H¨������������tx�rx������������í���C���D������ssi-port@4805b000�������������ti,omap3-ssi-port������������‘H°����H¸������������tx�rx������������í���E���F���������pinmux@480025d8������� ����ti,omap3-padconf�pinctrl-single����������‘H�%Ø���$���������������������+������������ �����������������������)��������>�����������\��ÿ��������ydefault���������‡�����pinmux_hsusb2_2_pins����������0��‘������������������������� �����"�����������å�����������isp@480bc000���������� ����ti,omap3-isp�������������‘HÀ���üHØ���|���������í�����������»����������¥������l��������Â������������ë������ports������������������������+�������������bandgap@48002524�������������‘H�%$�������������ti,omap34xx-bandgap���������Î�������������å�� ������target-module@480cb000������������ti,sysc-omap3430-sr�ti,sysc����������øsmartreflex_core�������������‘H°$�����������sysc������������������������•�����������œfck����������������������+���������������H°�������smartreflex@0�������������ti,omap3-smartreflex-core������������‘����������������í������������target-module@480c9000������������ti,sysc-omap3430-sr�ti,sysc����������øsmartreflex_mpu_iva����������‘H$�����������sysc������������������������•�����������œfck����������������������+���������������H�������smartreflex@480c9000��������������ti,omap3-smartreflex-mpu-iva�������������‘����������������í������������target-module@50000000������������ti,sysc-omap2�ti,sysc������������‘P�������������rev����������•�����â���������œfck�ick����������������������+���������������P�����@����������opp-table�������������operating-points-v2-ti-cpu����������¥������������å������opp1-125000000����������ä����sY@��������ë�à˜�à˜�à˜��������ùÿÿÿÿ���������opp2-250000000����������ä����æ²€��������ë�g8�g8�g8��������ùÿÿÿÿ������������ ������opp3-500000000����������ä����Íe���������ë�O€�O€�O€��������ùÿÿÿÿ���������opp4-550000000����������ä���� ÈU€��������ë�tx�tx�tx��������ùÿÿÿÿ���������opp5-600000000����������ä����#ÃF���������ë�™p�™p�™p��������ùÿÿÿÿ���������opp6-720000000����������ä����*êT���������ë�™p�™p�™p��������ùÿÿÿÿ���������������������thermal-zones������cpu_thermal���������!���ú��������7��è��������E������N ��������R�� ���trips������cpu_alert�����������b�8€��������n��Ð���������Œpassive����������å�� ������cpu_crit������������b�_��������n��Ð������ ���Œcritical�������������cooling-maps�������map0������������y�� ��������~��ÿÿÿÿÿÿÿÿ���������������memory@80000000����������…memory�����������‘€������������leds���������� ����gpio-leds������pmu_stat������������?beagleboard::pmu_stat�����������4���������������heartbeat�����������?beagleboard::usr0�����������4�� ������������� ��heartbeat���������mmc���������?beagleboard::usr1�����������4�� ���������������mmc0�������������hsusb2_power_reg��������������regulator-fixed���������¬hsusb2_vbus���������»�2Z ��������Ó�2Z ��������£�����������������¨�p���������å��������hsusb2_phy������������usb-nop-xceiv�����������¹�� ��������������Å����������,�������������å���û������sound�������������ti,omap-twl4030���������Ðomap3beagle���������Ù��������gpio_keys��������� ����gpio-keys������user������������?user������������4�����������������â�����������í���������encoder0���������� ����ti,tfp410�����������û����� �����������ydefault���������‡�����ports������������������������+�������port@0�����������‘�������endpoint������������”�����������å�����������port@1�����������‘������endpoint������������”�����������å�����������������connector0������������dvi-connector�����������?dvi���������� �������� �����port�������endpoint������������”�����������å��������������connector1������������svideo-connector������������?tv�����port�������endpoint������������”�����������å���������������etb@540000000���������"����arm,coresight-etb10�arm,primecell������������‘T°�������������•���j������ ���œapb_pclk�������in-ports�������port�������endpoint������������”�����������å�����������������etm@54010000����������"����arm,coresight-etm3x�arm,primecell������������‘T��������������•���j������ ���œapb_pclk�������out-ports������port�������endpoint������������”�����������å�������������������� compatible�interrupt-parent�#address-cells�#size-cells�model�i2c0�i2c1�i2c2�mmc0�mmc1�mmc2�serial0�serial1�serial2�display0�display1�device_type�reg�clocks�clock-names�clock-latency�operating-points-v2�#cooling-cells�cpu0-supply�phandle�interrupts�ti,hwmods�ranges�#pinctrl-cells�#interrupt-cells�interrupt-controller�pinctrl-single,register-width�pinctrl-single,function-mask�pinctrl-names�pinctrl-0�pinctrl-single,pins�syscon�regulator-name�regulator-min-microvolt�regulator-max-microvolt�#clock-cells�ti,bit-shift�reg-names�ti,sysc-mask�ti,sysc-sidle�ti,syss-mask�dmas�dma-names�clock-frequency�ti,max-div�ti,index-starts-at-one�clock-mult�clock-div�ti,set-bit-to-disable�ti,clock-mult�ti,clock-div�ti,set-rate-parent�ti,index-power-of-two�ti,low-power-stop�ti,lock�ti,low-power-bypass�ti,dividers�ti,sysc-midle�#dma-cells�dma-channels�dma-requests�ti,gpio-always-on�gpio-controller�#gpio-cells�interrupts-extended�bci3v1-supply�io-channels�io-channel-names�regulator-always-on�ti,use-leds�ti,pullups�ti,pulldowns�usb1v5-supply�usb1v8-supply�usb3v1-supply�usb_mode�#phy-cells�#pwm-cells�keypad,num-rows�keypad,num-columns�#io-channel-cells�#mbox-cells�ti,mbox-num-users�ti,mbox-num-fifos�ti,mbox-tx�ti,mbox-rx�ti,spi-num-cs�ti,dual-volt�pbias-supply�vmmc-supply�vqmmc-supply�bus-width�status�#iommu-cells�ti,#tlb-entries�interrupt-names�ti,buffer-size�#sound-dai-cells�ti,no-reset-on-init�ti,no-idle�ti,timer-alwon�assigned-clocks�assigned-clock-parents�ti,timer-dsp�ti,timer-pwm�ti,timer-secure�port2-mode�remote-wakeup-connected�phys�gpmc,num-cs�gpmc,num-waitpins�ti,nand-ecc-opt�rb-gpios�nand-bus-width�gpmc,device-width�gpmc,cs-on-ns�gpmc,cs-rd-off-ns�gpmc,cs-wr-off-ns�gpmc,adv-on-ns�gpmc,adv-rd-off-ns�gpmc,adv-wr-off-ns�gpmc,oe-on-ns�gpmc,oe-off-ns�gpmc,we-on-ns�gpmc,we-off-ns�gpmc,rd-cycle-ns�gpmc,wr-cycle-ns�gpmc,access-ns�gpmc,wr-access-ns�label�multipoint�num-eps�ram-bits�interface-type�usb-phy�phy-names�power�vdda-supply�remote-endpoint�ti,channels�data-lines�iommus�ti,phy-type�#thermal-sensor-cells�opp-hz�opp-microvolt�opp-supported-hw�opp-suspend�turbo-mode�polling-delay-passive�polling-delay�coefficients�thermal-sensors�temperature�hysteresis�trip�cooling-device�linux,default-trigger�gpio�startup-delay-us�reset-gpios�vcc-supply�ti,model�ti,mcbsp�linux,code�wakeup-source�powerdown-gpios�digital�ddc-i2c-bus�