Ð þí��e<���8��`|���(������������À��`D��������������������������������������������������������� ������������,Einfochips i.MX8QXP AI_ML���������%���2einfochips,imx8qxp-ai_ml�fsl,imx8qxp�������aliases������� ���=/bus@5b000000/ethernet@5b040000������� ���G/bus@5b000000/ethernet@5b050000����������Q/bus@5d000000/gpio@5d080000����������W/bus@5d000000/gpio@5d090000����������]/bus@5d000000/gpio@5d0a0000����������c/bus@5d000000/gpio@5d0b0000����������i/bus@5d000000/gpio@5d0c0000����������o/bus@5d000000/gpio@5d0d0000����������u/bus@5d000000/gpio@5d0e0000����������{/bus@5d000000/gpio@5d0f0000����������/bus@5a000000/i2c@5a800000�����������†/bus@5a000000/i2c@5a810000�����������‹/bus@5a000000/i2c@5a820000�����������/bus@5a000000/i2c@5a830000�����������•/bus@5b000000/mmc@5b010000�����������š/bus@5b000000/mmc@5b020000�����������Ÿ/bus@5b000000/mmc@5b030000�����������¤/bus@5d000000/mailbox@5d1b0000�����������¨/bus@5d000000/mailbox@5d1c0000�����������¬/bus@5d000000/mailbox@5d1d0000�����������°/bus@5d000000/mailbox@5d1e0000�����������´/bus@5d000000/mailbox@5d1f0000�����������¸/bus@5a000000/serial@5a060000������������À/bus@5a000000/serial@5a070000������������È/bus@5a000000/serial@5a080000������������Ð/bus@5a000000/serial@5a090000��������� ���Ø/vpu@2c000000/vpu-core@2d080000������� ���â/vpu@2c000000/vpu-core@2d090000�������cpus������������������������� �������cpu@0������������ìcpu����������2arm,cortex-a35�����������ø�����������������üpsci������������ ��€������������@��������)�����������6��€���������C���@��������U���€��������b�����������s�����û�����������z�����������Ž��������������������cpu@1������������ìcpu����������2arm,cortex-a35�����������ø����������������üpsci������������ ��€������������@��������)�����������6��€���������C���@��������U���€��������b�����������s�����û�����������z�����������Ž�������������� ������cpu@2������������ìcpu����������2arm,cortex-a35�����������ø����������������üpsci������������ ��€������������@��������)�����������6��€���������C���@��������U���€��������b�����������s�����û�����������z�����������Ž�������������� ������cpu@3������������ìcpu����������2arm,cortex-a35�����������ø����������������üpsci������������ ��€������������@��������)�����������6��€���������C���@��������U���€��������b�����������s�����û�����������z�����������Ž��������������������l2-cache0������������2cache�����������¥�������������������������@��������+�����������������������opp-table������������2operating-points-v2����������±��������������opp-900000000�����������¼����5¤é���������Ã�B@��������Ñ�Ið������opp-1200000000����������¼����G†Œ���������Ã�Èà��������Ñ�Ið���������â���������interrupt-controller@51a00000������������2arm,gic-v3�������� ���ø����Q �������������Q°�����������������î������������ÿ�������������� ��������������������reserved-memory���������������������� ���������������decoder-boot@84000000������������ø����„�������������������&������encoder-boot@86000000������������ø����†�������� �����������&������decoder-rpc@92000000�������������ø����’�������������������&������dsp@92400000�������������ø����’@������������������&�����������������encoder-rpc@94400000�������������ø����”@�������p�����������&���������pmu����������2arm,cortex-a35-pmu�������������������������psci���������� ���2arm,psci-1.0������������smc�������system-controller������������2fsl,imx-scu������� ��-tx0�rx0�gip3����������$��8���������������������������������power-controller�������������2fsl,imx8qxp-scu-pd�fsl,scu-pd�����������?�������������� ������clock-controller�������������2fsl,imx8qxp-clk�fsl,scu-clk���������S��������������������pinctrl����������2fsl,imx8qxp-iomuxc�����fec1grp�������¨��`���5������ ���4������ ���&������ ���%������ ���'������ ���(������ ���)������ ���*������ ���,������ ���-������ ���.������ ���/������ ���0������ ���1������ �����������,������ledsgrp�������H��`���=������!���>������!���������!���������!���������!���������!�����������2������lpuart0grp��������0��`���o������ ���p������ ���j����� ���i����� �����������������lpuart1grp����������`���N������ ���M������ �����������������lpuart2grp����������`���r������ ���q������ �����������������lpuart3grp����������`���m����� ���n����� �����������������usdhc1grp���������H��`��� ������A��� �������!����������!����������!��� �������!����������!�����������%������usdhc2grp���������`��`���������A����������!��� �������!���!�������!���"�������!���#�������!����������!���������!�����������(������wifiregongrp������������`���¬������!�����������4���������ocotp������������2fsl,imx8qxp-scu-ocotp������������������������ ���������keys����������"���2fsl,imx8qxp-sc-key�fsl,imx-sc-key�����������i���t������ ��xdisabled����������rtc����������2fsl,imx8qxp-sc-rtc��������watchdog����������"���2fsl,imx8qxp-sc-wdt�fsl,imx-sc-wdt��������������<������thermal-sensor��������*���2fsl,imx8qxp-sc-thermal�fsl,imx-sc-thermal�����������‹�����������������������timer������������2arm,armv8-timer�������0�������� ��������������������������� ���������clock-xtal32k������������2fixed-clock���������S������������¡��€���������±xtal_32KHz��������clock-xtal24m������������2fixed-clock���������S������������¡n6���������±xtal_24MHz��������thermal-zones������cpu0-thermal������������Ä���ú��������Ú��Ð��������è�����c���trips������trip0�����������ø�¡ø����������Ð���������ópassive������������������trip1�����������ø�ð����������Ð������ ���ócritical�������������cooling-maps�������map0���������������������0�����ÿÿÿÿÿÿÿÿ��� ÿÿÿÿÿÿÿÿ��� ÿÿÿÿÿÿÿÿ���ÿÿÿÿÿÿÿÿ���������������bus@58000000�������������2simple-bus����������������������� �����������X�������X���������clock-img-ipg������������2fixed-clock���������S������������¡ëÂ���������±img_ipg_clk������������������jpegdec@58400000�������������øX@�����������0��������5���������6���������7���������8�����������s���������������������#per�ipg���������/���������������������?ëÂ�ëÂ�������(��T��� ����� ����� ��‚��� ��ƒ��� ��„���������2nxp,imx8qxp-jpgdec��������jpegenc@58450000�������������øXE�����������0��������1���������2���������3���������4�����������s���������������������#per�ipg���������/���������������������?ëÂ�ëÂ�������(��T��� ����� ��…��� ��†��� ��‡��� ��ˆ���������2nxp,imx8qxp-jpgenc��������clock-controller@585d0000������������2fsl,imx8qxp-lpcg�������������øX]�������������S�����������s��������������b�������������0��±img_jpeg_dec_lpcg_clk�img_jpeg_dec_lpcg_ipg_clk���������T��� �������������������clock-controller@585f0000������������2fsl,imx8qxp-lpcg�������������øX_�������������S�����������s��������������b�������������0��±img_jpeg_enc_lpcg_clk�img_jpeg_enc_lpcg_ipg_clk���������T��� ����������������������vpu@2c000000������������������������� �����������,�������,���������������ø����,������������������T��� �������� ��xdisabled�������mailbox@2d000000�������������2fsl,imx6sx-mu������������ø-��������������������Õ�����������p�����������T��� �������� ��xdisabled���������������������mailbox@2d020000�������������2fsl,imx6sx-mu������������ø-�������������������Ö�����������p�����������T��� �������� ��xdisabled���������������������vpu-core@2d080000������������ø-��������������2nxp,imx8q-vpu-decoder�����������T��� ����������-tx0�tx1�rx��������$��8������������������������������������� ��xdisabled����������vpu-core@2d090000������������ø-��������������2nxp,imx8q-vpu-encoder�����������T��� ����������-tx0�tx1�rx��������$��8������������������������������������� ��xdisabled�������������bus@59000000�������������2simple-bus����������������������� �����������Y�������Y���������clock-audio-ipg����������2fixed-clock���������S������������¡'���������±audio_ipg_clk��������������������clock-controller@59580000������������2fsl,imx8qxp-lpcg�������������øYX�������������S�����������s�����������������b���������������4��±dsp_lpcg_adb_clk�dsp_lpcg_ipg_clk�dsp_lpcg_core_clk���������T��� ��������������������clock-controller@59590000������������2fsl,imx8qxp-lpcg�������������øYY�������������S�����������s�����������b�����������±dsp_ram_lpcg_ipg_clk������������T��� �������������������dsp@596e8000�������������2fsl,imx8qxp-dsp����������øYn€��€���������s��������������������������#ipg�ocram�core�������� ��T��� ���â��� ���ë��� ������ ����������-txdb0�txdb1�rxdb0�rxdb1�������0��8����������������������������������������������|��������� ��xdisabled�������������bus@5a000000�������������2simple-bus����������������������� �����������Z�������Z���������clock-dma-ipg������������2fixed-clock���������S������������¡'���������±dma_ipg_clk������������������serial@5a060000����������øZ��������������������á�����������s������������������� ��#ipg�baud������������/������9�����������?Ä´���������T��� ���9��������xokay�������������2fsl,imx8qxp-lpuart����������Šdefault���������˜������������¢������serial@5a070000����������øZ��������������������â�����������s������������������� ��#ipg�baud������������/������:�����������?Ä´���������T��� ���:��������xokay�������������2fsl,imx8qxp-lpuart����������Šdefault���������˜���������serial@5a080000����������øZ��������������������ã�����������s������������������� ��#ipg�baud������������/������;�����������?Ä´���������T��� ���;��������xokay�������������2fsl,imx8qxp-lpuart����������Šdefault���������˜���������serial@5a090000����������øZ ��������������������ä�����������s������������������� ��#ipg�baud������������/������<�����������?Ä´���������T��� ���<��������xokay�������������2fsl,imx8qxp-lpuart����������Šdefault���������˜���������clock-controller@5a460000������������2fsl,imx8qxp-lpcg�������������øZF�������������S�����������s������9��������������b�������������'��±uart0_lpcg_baud_clk�uart0_lpcg_ipg_clk����������T��� ���9�����������������clock-controller@5a470000������������2fsl,imx8qxp-lpcg�������������øZG�������������S�����������s������:��������������b�������������'��±uart1_lpcg_baud_clk�uart1_lpcg_ipg_clk����������T��� ���:�����������������clock-controller@5a480000������������2fsl,imx8qxp-lpcg�������������øZH�������������S�����������s������;��������������b�������������'��±uart2_lpcg_baud_clk�uart2_lpcg_ipg_clk����������T��� ���;�����������������clock-controller@5a490000������������2fsl,imx8qxp-lpcg�������������øZI�������������S�����������s������<��������������b�������������'��±uart3_lpcg_baud_clk�uart3_lpcg_ipg_clk����������T��� ���<�����������������i2c@5a800000�������������øZ€����@����������������Ü�����������s��� ������� �����������#per�ipg���������/������`�����������?n6���������T��� ���`������ ��xdisabled����������$���2fsl,imx8qxp-lpi2c�fsl,imx7ulp-lpi2c�������i2c@5a810000�������������øZ����@����������������Ý�����������s���!�������!�����������#per�ipg���������/������a�����������?n6���������T��� ���a������ ��xdisabled����������$���2fsl,imx8qxp-lpi2c�fsl,imx7ulp-lpi2c�������i2c@5a820000�������������øZ‚����@����������������Þ�����������s���"�������"�����������#per�ipg���������/������b�����������?n6���������T��� ���b������ ��xdisabled����������$���2fsl,imx8qxp-lpi2c�fsl,imx7ulp-lpi2c�������i2c@5a830000�������������øZƒ����@����������������ß�����������s���#�������#�����������#per�ipg���������/������c�����������?n6���������T��� ���c������ ��xdisabled����������$���2fsl,imx8qxp-lpi2c�fsl,imx7ulp-lpi2c�������clock-controller@5ac00000������������2fsl,imx8qxp-lpcg�������������øZÀ�������������S�����������s������`��������������b������������� ��±i2c0_lpcg_clk�i2c0_lpcg_ipg_clk���������T��� ���`����������� ������clock-controller@5ac10000������������2fsl,imx8qxp-lpcg�������������øZÁ�������������S�����������s������a��������������b������������� ��±i2c1_lpcg_clk�i2c1_lpcg_ipg_clk���������T��� ���a�����������!������clock-controller@5ac20000������������2fsl,imx8qxp-lpcg�������������øZÂ�������������S�����������s������b��������������b������������� ��±i2c2_lpcg_clk�i2c2_lpcg_ipg_clk���������T��� ���b�����������"������clock-controller@5ac30000������������2fsl,imx8qxp-lpcg�������������øZÃ�������������S�����������s������c��������������b������������� ��±i2c3_lpcg_clk�i2c3_lpcg_ipg_clk���������T��� ���c�����������#���������bus@5b000000�������������2simple-bus����������������������� �����������[�������[���������clock-conn-axi�����������2fixed-clock���������S������������¡ÞCU������ ��±conn_axi_clk���������������0������clock-conn-ahb�����������2fixed-clock���������S������������¡ ï!ª������ ��±conn_ahb_clk����������clock-conn-ipg�����������2fixed-clock���������S������������¡÷Õ������ ��±conn_ipg_clk���������������/������mmc@5b010000�������������������è������������ø[�������������s���$������$������$������������#ipg�ahb�per���������T��� ���ø��������xokay����������"���2fsl,imx8qxp-usdhc�fsl,imx7d-usdhc������������������������ ������������/������ø�����������?ëÂ���������Šdefault���������˜���%��������²������������¼���������Â��������Ð���&���wifi@1�����������ø������������2brcm,bcm4329-fmac������������mmc@5b020000�������������������é������������ø[�������������s���'������'������'������������#ipg�ahb�per���������T��� ���ù��������Û�����������ð�����������xokay����������"���2fsl,imx8qxp-usdhc�fsl,imx7d-usdhc�����������/������ù�����������?ëÂ���������Šdefault���������˜���(��������²���������������)������������mmc@5b030000�������������������ê������������ø[�������������s���*������*������*������������#ipg�ahb�per���������T��� ���ú������ ��xdisabled����������"���2fsl,imx8qxp-usdhc�fsl,imx7d-usdhc���������ethernet@5b040000������������ø[�����������0��������������������������������������������� ��s���+������+������+������+������������#ipg�ahb�enet_clk_ref�ptp������������/������û���������û�����������?æ²€sY@�������� ����������������������T��� ���û��������xokay����������.���2fsl,imx8qxp-fec�fsl,imx8qm-fec�fsl,imx6sx-fec�����������Šdefault���������˜���,������ ��-rgmii-id������������6���-���������A���mdio������������������������� �������ethernet-phy@0�����������2ethernet-phy-ieee802.3-c22�����������ø���������������-������������ethernet@5b050000������������ø[�����������0�������������������������������������������� ��s���.������.������.������.������������#ipg�ahb�enet_clk_ref�ptp������������/������ü���������ü�����������?æ²€sY@�������� ����������������������T��� ���ü������ ��xdisabled����������.���2fsl,imx8qxp-fec�fsl,imx8qm-fec�fsl,imx6sx-fec���������clock-controller@5b200000������������2fsl,imx8qxp-lpcg�������������ø[ �������������S�����������s������ø������/���0��������b����������������9��±sdhc0_lpcg_per_clk�sdhc0_lpcg_ipg_clk�sdhc0_lpcg_ahb_clk������������T��� ���ø�����������$������clock-controller@5b210000������������2fsl,imx8qxp-lpcg�������������ø[!�������������S�����������s������ù������/���0��������b����������������9��±sdhc1_lpcg_per_clk�sdhc1_lpcg_ipg_clk�sdhc1_lpcg_ahb_clk������������T��� ���ù�����������'������clock-controller@5b220000������������2fsl,imx8qxp-lpcg�������������ø["�������������S�����������s������ú������/���0��������b����������������9��±sdhc2_lpcg_per_clk�sdhc2_lpcg_ipg_clk�sdhc2_lpcg_ahb_clk������������T��� ���ú�����������*������clock-controller@5b230000������������2fsl,imx8qxp-lpcg�������������ø[#�������������S���������0��s������û���������û������0������û������/���/��������b�������������������������…��±enet0_lpcg_timer_clk�enet0_lpcg_txc_sampling_clk�enet0_lpcg_ahb_clk�enet0_lpcg_rgmii_txc_clk�enet0_lpcg_ipg_clk�enet0_lpcg_ipg_s_clk������������T��� ���û�����������+������clock-controller@5b240000������������2fsl,imx8qxp-lpcg�������������ø[$�������������S���������0��s������ü���������ü������0������ü������/���/��������b�������������������������…��±enet1_lpcg_timer_clk�enet1_lpcg_txc_sampling_clk�enet1_lpcg_ahb_clk�enet1_lpcg_rgmii_txc_clk�enet1_lpcg_ipg_clk�enet1_lpcg_ipg_s_clk������������T��� ���ü�����������.���������bus@5c000000�������������2simple-bus����������������������� �����������\�������\���������ddr-pmu@5c020000�������������2fsl,imx8-ddr-pmu�������������ø\��������������������ƒ������������bus@5d000000�������������2simple-bus����������������������� �����������]�������]���������clock-lsio-mem�����������2fixed-clock���������S������������¡ëÂ������� ��±lsio_mem_clk����������clock-lsio-bus�����������2fixed-clock���������S������������¡õá������� ��±lsio_bus_clk���������������1������gpio@5d080000������������ø]��������������������ˆ������������R��������b������������ÿ��������î�����������T��� ���Ç������ ���2fsl,imx8qxp-gpio�fsl,imx35-gpio������������3������gpio@5d090000������������ø] ��������������������‰������������R��������b������������ÿ��������î�����������T��� ���È������ ���2fsl,imx8qxp-gpio�fsl,imx35-gpio�������gpio@5d0a0000������������ø] ��������������������Š������������R��������b������������ÿ��������î�����������T��� ���É������ ���2fsl,imx8qxp-gpio�fsl,imx35-gpio�������gpio@5d0b0000������������ø]��������������������‹������������R��������b������������ÿ��������î�����������T��� ���Ê������ ���2fsl,imx8qxp-gpio�fsl,imx35-gpio������������5������gpio@5d0c0000������������ø]��������������������Œ������������R��������b������������ÿ��������î�����������T��� ���Ë������ ���2fsl,imx8qxp-gpio�fsl,imx35-gpio������������)������gpio@5d0d0000������������ø] ��������������������������������R��������b������������ÿ��������î�����������T��� ���Ì������ ���2fsl,imx8qxp-gpio�fsl,imx35-gpio�������gpio@5d0e0000������������ø]��������������������Ž������������R��������b������������ÿ��������î�����������T��� ���Í������ ���2fsl,imx8qxp-gpio�fsl,imx35-gpio�������gpio@5d0f0000������������ø]��������������������������������R��������b������������ÿ��������î�����������T��� ���Î������ ���2fsl,imx8qxp-gpio�fsl,imx35-gpio�������mailbox@5d1b0000�������������ø]��������������������°�����������p��������� ��xdisabled�������������2fsl,imx8qxp-mu�fsl,imx6sx-mu����������mailbox@5d1c0000�������������ø]��������������������±�����������p���������-���2fsl,imx8-mu-scu�fsl,imx8qxp-mu�fsl,imx6sx-mu���������������������mailbox@5d1d0000�������������ø]��������������������²�����������p��������� ��xdisabled����������-���2fsl,imx8-mu-scu�fsl,imx8qxp-mu�fsl,imx6sx-mu����������mailbox@5d1e0000�������������ø]��������������������³�����������p��������� ��xdisabled����������-���2fsl,imx8-mu-scu�fsl,imx8qxp-mu�fsl,imx6sx-mu����������mailbox@5d1f0000�������������ø]��������������������´�����������p��������� ��xdisabled����������-���2fsl,imx8-mu-scu�fsl,imx8qxp-mu�fsl,imx6sx-mu����������mailbox@5d200000�������������ø] ��������������������¸�����������p�����������T��� ���Ú������ ��xdisabled�������������2fsl,imx8qxp-mu�fsl,imx6sx-mu����������mailbox@5d210000�������������ø]!��������������������¹�����������p�����������T��� ���Û������ ��xdisabled�������������2fsl,imx8qxp-mu�fsl,imx6sx-mu����������mailbox@5d280000�������������ø](��������������������À�����������p�����������T��� ���â���������2fsl,imx8qxp-mu�fsl,imx6sx-mu���������������������clock-controller@5d400000������������2fsl,imx8qxp-lpcg�������������ø]@�������������S���������4��s������¿���������¿���������¿������1������¿�����������b����������������������h��±pwm0_lpcg_ipg_clk�pwm0_lpcg_ipg_hf_clk�pwm0_lpcg_ipg_s_clk�pwm0_lpcg_ipg_slv_clk�pwm0_lpcg_ipg_mstr_clk���������T��� ���¿������clock-controller@5d410000������������2fsl,imx8qxp-lpcg�������������ø]A�������������S���������4��s������À���������À���������À������1������À�����������b����������������������h��±pwm1_lpcg_ipg_clk�pwm1_lpcg_ipg_hf_clk�pwm1_lpcg_ipg_s_clk�pwm1_lpcg_ipg_slv_clk�pwm1_lpcg_ipg_mstr_clk���������T��� ���À������clock-controller@5d420000������������2fsl,imx8qxp-lpcg�������������ø]B�������������S���������4��s������Á���������Á���������Á������1������Á�����������b����������������������h��±pwm2_lpcg_ipg_clk�pwm2_lpcg_ipg_hf_clk�pwm2_lpcg_ipg_s_clk�pwm2_lpcg_ipg_slv_clk�pwm2_lpcg_ipg_mstr_clk���������T��� ���Á������clock-controller@5d430000������������2fsl,imx8qxp-lpcg�������������ø]C�������������S���������4��s������Â���������Â���������Â������1������Â�����������b����������������������h��±pwm3_lpcg_ipg_clk�pwm3_lpcg_ipg_hf_clk�pwm3_lpcg_ipg_s_clk�pwm3_lpcg_ipg_slv_clk�pwm3_lpcg_ipg_mstr_clk���������T��� ���Â������clock-controller@5d440000������������2fsl,imx8qxp-lpcg�������������ø]D�������������S���������4��s������Ã���������Ã���������Ã������1������Ã�����������b����������������������h��±pwm4_lpcg_ipg_clk�pwm4_lpcg_ipg_hf_clk�pwm4_lpcg_ipg_s_clk�pwm4_lpcg_ipg_slv_clk�pwm4_lpcg_ipg_mstr_clk���������T��� ���Ã������clock-controller@5d450000������������2fsl,imx8qxp-lpcg�������������ø]E�������������S���������4��s������Ä���������Ä���������Ä������1������Ä�����������b����������������������h��±pwm5_lpcg_ipg_clk�pwm5_lpcg_ipg_hf_clk�pwm5_lpcg_ipg_s_clk�pwm5_lpcg_ipg_slv_clk�pwm5_lpcg_ipg_mstr_clk���������T��� ���Ä������clock-controller@5d460000������������2fsl,imx8qxp-lpcg�������������ø]F�������������S���������4��s������Å���������Å���������Å������1������Å�����������b����������������������h��±pwm6_lpcg_ipg_clk�pwm6_lpcg_ipg_hf_clk�pwm6_lpcg_ipg_s_clk�pwm6_lpcg_ipg_slv_clk�pwm6_lpcg_ipg_mstr_clk���������T��� ���Å������clock-controller@5d470000������������2fsl,imx8qxp-lpcg�������������ø]G�������������S���������4��s������Æ���������Æ���������Æ������1������Æ�����������b����������������������h��±pwm7_lpcg_ipg_clk�pwm7_lpcg_ipg_hf_clk�pwm7_lpcg_ipg_s_clk�pwm7_lpcg_ipg_slv_clk�pwm7_lpcg_ipg_mstr_clk���������T��� ���Æ���������chosen����������n/bus@5a000000/serial@5a080000���������memory@80000000����������ìmemory�����������ø����€�������€���������leds���������� ���2gpio-leds�����������Šdefault���������˜���2���user-led1�����������zgreen:user1������������)������������� ��€heartbeat���������user-led2�����������zgreen:user2������������3���������������€none����������user-led3�����������zgreen:user3������������3���������������€mmc1������������–off�������user-led4�����������zgreen:user4������������)����������������¤��������€none����������wlan-active-led���������zyellow:wlan������������)���������������€phy0tx����������–off�������bt-active-led�����������zblue:bt������������)���������������€hci0-power����������–off����������sdio-pwrseq����������2mmc-pwrseq-simple�����������Šdefault���������˜���4��������´���5�����������������&��������� interrupt-parent�#address-cells�#size-cells�model�compatible�ethernet0�ethernet1�gpio0�gpio1�gpio2�gpio3�gpio4�gpio5�gpio6�gpio7�i2c0�i2c1�i2c2�i2c3�mmc0�mmc1�mmc2�mu0�mu1�mu2�mu3�mu4�serial0�serial1�serial2�serial3�vpu-core0�vpu-core1�device_type�reg�enable-method�i-cache-size�i-cache-line-size�i-cache-sets�d-cache-size�d-cache-line-size�d-cache-sets�next-level-cache�clocks�operating-points-v2�#cooling-cells�phandle�cache-level�opp-shared�opp-hz�opp-microvolt�clock-latency-ns�opp-suspend�#interrupt-cells�interrupt-controller�interrupts�ranges�no-map�mbox-names�mboxes�#power-domain-cells�#clock-cells�fsl,pins�linux,keycodes�status�timeout-sec�#thermal-sensor-cells�clock-frequency�clock-output-names�polling-delay-passive�polling-delay�thermal-sensors�temperature�hysteresis�trip�cooling-device�clock-names�assigned-clocks�assigned-clock-rates�power-domains�clock-indices�#mbox-cells�memory-region�pinctrl-names�pinctrl-0�uart-has-rtscts�bus-width�no-sd�non-removable�mmc-pwrseq�fsl,tuning-start-tap�fsl,tuning-step�cd-gpios�fsl,num-tx-queues�fsl,num-rx-queues�phy-mode�phy-handle�fsl,magic-packet�gpio-controller�#gpio-cells�stdout-path�label�linux,default-trigger�default-state�panic-indicator�reset-gpios�