Ð
þí��ð ���8��è����(������������ ��çÈ�����������������������������G����technexion,omap3-thunder�technexion,omap3-tao3530�ti,omap34xx�ti,omap3�����������������������������������+���������,���7TI OMAP3 Thunder baseboard with TAO3530 SOM����chosen��������aliases����������=/ocp@68000000/i2c@48070000�����������B/ocp@68000000/i2c@48072000�����������G/ocp@68000000/i2c@48060000�����������L/ocp@68000000/mmc@4809c000�����������Q/ocp@68000000/mmc@480b4000�����������V/ocp@68000000/mmc@480ad000�����������[/ocp@68000000/serial@4806a000������������c/ocp@68000000/serial@4806c000������������k/ocp@68000000/serial@49020000���������	���s/display����������cpus�������������������������+�������cpu@0�������������arm,cortex-a8������������|cpu����������ˆ�������������Œ������������“cpu����������Ÿ�“à������(���­�èH�à˜�А�g8�¡ �O€�dp�`ð�	'À�™p���������¾������������pmu@54000000��������������arm,cortex-a8-pmu������������ˆT����€�����������Ê������������Õdebugss�������soc�����������ti,omap-infra������mpu�������
����ti,omap3-mpu�������������Õmpu�������iva�������
����ti,iva2.2������������Õiva����dsp�������
����ti,omap3-c64����������������ocp@68000000��������������ti,omap3-l3-smx�simple-bus�����������ˆh���������������Ê���	���
���������������������+�������������ß���������Õl3_main����l4@48000000�����������ti,omap3-l4-core�simple-bus����������������������+������������ß����H���������scm@2000��������������ti,omap3-scm�simple-bus����������ˆ�� ��� ����������������������+������������ß������ ��� ����pinmux@30��������� ����ti,omap3-padconf�pinctrl-single����������ˆ���0��8���������������������+�������������æ������������õ�������������������������������9��ÿ���pinmux_hsusbb2_pins�������`��V��À�����Â�����Ä����Æ����È����Ê����¤����¦����¨����ª����¬����®��������pinmux_mmc1_pins����������P��V�������������������������� ����"����$����&����������j���î������pinmux_mmc2_pins����������0��V��(����*����,����.����0����2����������j���ò������pinmux_wlan_gpio������������V��^���������pinmux_uart3_pins�����������V��n��A���p������������j���ã������pinmux_i2c3_pins������������V��’����”����������j���ê������pinmux_mcspi1_pins�������� ��V��˜�����š������œ����ž������������j���ë������pinmux_mcspi3_pins�������� ��V��¬�����®����°�����²����������j���ì������pinmux_mcbsp3_pins�������� ��V��<������>�����@�����B�����������j���÷������pinmux_twl4030_pins���������V��°��A��������j���ä������pinmux_dss_dpi_pins�������à��V���¤�������¦�������¨�������ª�������¬�������®�������°�������²�������´�������¶�������¸�������º�������¼�������¾�������À�������Â�������Ä�������Æ�������È�������Ê�������Ì�������Î�������Ð�������Ò�������Ô�������Ö�������Ø�������Ú������������j���ý������pinmux_lte430_pins����������V��8�����������j��	������pinmux_backlight_pins�����������V��:�����������j�����������scm_conf@270��������������syscon�simple-bus������������ˆ��p��0���������������������+������������ß������p��0��������j������pbias_regulator@2b0�����������ti,pbias-omap3�ti,pbias-omap�������������ˆ��°�����������r������pbias_mmc_omap2430����������ypbias_mmc_omap2430����������ˆ�w@�������� �-ÆÀ��������j���í���������clocks�����������������������+�������mcbsp5_mux_fck@68�����������¸��������������ti,composite-mux-clock�����������Œ��������������Å������������ˆ���h��������j���������mcbsp5_fck����������¸��������������ti,composite-clock�����������Œ��������������j���ù������mcbsp1_mux_fck@4������������¸��������������ti,composite-mux-clock�����������Œ��������������Å������������ˆ�����������j���
������mcbsp1_fck����������¸��������������ti,composite-clock�����������Œ���	���
��������j���ô������mcbsp2_mux_fck@4������������¸��������������ti,composite-mux-clock�����������Œ��������������Å������������ˆ�����������j���
������mcbsp2_fck����������¸��������������ti,composite-clock�����������Œ������
��������j���õ������mcbsp3_mux_fck@68�����������¸��������������ti,composite-mux-clock�����������Œ���������������ˆ���h��������j���������mcbsp3_fck����������¸��������������ti,composite-clock�����������Œ��������������j���ö������mcbsp4_mux_fck@68�����������¸��������������ti,composite-mux-clock�����������Œ��������������Å������������ˆ���h��������j���������mcbsp4_fck����������¸��������������ti,composite-clock�����������Œ��������������j���ø������������clockdomains����������pinmux@a00�������� ����ti,omap3-padconf�pinctrl-single����������ˆ��
����\���������������������+�������������æ������������õ�������������������������������9��ÿ���pinmux_twl4030_vpins���������� ��V�����������������������������������j���å���������������aes@480c5000����������
����ti,omap3-aes�������������Õaes����������ˆHP����P���������Ê������������Ò������A������B��������×tx�rx���������	��ádisabled����������prm@48306000����������
����ti,omap3-prm�������������ˆH0`���@����������Ê������clocks�����������������������+�������virt_16_8m_ck�����������¸��������������fixed-clock���������è�Y���������j���������osc_sys_ck@d40����������¸����������
����ti,mux-clock�������������Œ���������������������������ˆ��
@��������j���������sys_ck@1270���������¸��������������ti,divider-clock�������������Œ�����������Å�����������ø������������ˆ��p�����������������j���������sys_clkout1@d70���������¸��������������ti,gate-clock������������Œ������������ˆ��
p��������Å���������dpll3_x2_ck���������¸��������������fixed-factor-clock�����������Œ����������������������%���������dpll3_m2x2_ck�����������¸��������������fixed-factor-clock�����������Œ����������������������%�����������j���������dpll4_x2_ck���������¸��������������fixed-factor-clock�����������Œ����������������������%���������corex2_fck����������¸��������������fixed-factor-clock�����������Œ����������������������%�����������j���������wkup_l4_ick���������¸��������������fixed-factor-clock�����������Œ����������������������%�����������j���N������corex2_d3_fck�����������¸��������������fixed-factor-clock�����������Œ����������������������%�����������j���…������corex2_d5_fck�����������¸��������������fixed-factor-clock�����������Œ����������������������%�����������j���†���������clockdomains�������������cm@48004000�����������ti,omap3-cm����������ˆH�@���@����clocks�����������������������+�������dummy_apb_pclk����������¸��������������fixed-clock���������è����������omap_32k_fck������������¸��������������fixed-clock���������è��€���������j���@������virt_12m_ck���������¸��������������fixed-clock���������è�·���������j���������virt_13m_ck���������¸��������������fixed-clock���������è�Æ]@��������j���������virt_19200000_ck������������¸��������������fixed-clock���������è$ø���������j���������virt_26000000_ck������������¸��������������fixed-clock���������茺€��������j���������virt_38_4m_ck�����������¸��������������fixed-clock���������èIð���������j���������dpll4_ck@d00������������¸��������������ti,omap3-dpll-per-clock����������Œ���������������ˆ��
���
 ��
D��
0��������j���������dpll4_m2_ck@d48���������¸��������������ti,divider-clock�������������Œ�����������ø���?���������ˆ��
H�����������������j��� ������dpll4_m2x2_mul_ck�����������¸��������������fixed-factor-clock�����������Œ��� �������������������%�����������j���!������dpll4_m2x2_ck@d00�����������¸��������������ti,gate-clock������������Œ���!��������Å������������ˆ��
����������/��������j���"������omap_96m_alwon_fck����������¸��������������fixed-factor-clock�����������Œ���"�������������������%�����������j���)������dpll3_ck@d00������������¸��������������ti,omap3-dpll-core-clock�������������Œ���������������ˆ��
���
 ��
@��
0��������j���������dpll3_m3_ck@1140������������¸��������������ti,divider-clock�������������Œ�����������Å�����������ø������������ˆ��@�����������������j���#������dpll3_m3x2_mul_ck�����������¸��������������fixed-factor-clock�����������Œ���#�������������������%�����������j���$������dpll3_m3x2_ck@d00�����������¸��������������ti,gate-clock������������Œ���$��������Å������������ˆ��
����������/��������j���%������emu_core_alwon_ck�����������¸��������������fixed-factor-clock�����������Œ���%�������������������%�����������j���b������sys_altclk����������¸��������������fixed-clock���������è������������j���.������mcbsp_clks����������¸��������������fixed-clock���������è������������j���������dpll3_m2_ck@d40���������¸��������������ti,divider-clock�������������Œ�����������Å�����������ø������������ˆ��
@�����������������j���������core_ck���������¸��������������fixed-factor-clock�����������Œ����������������������%�����������j���&������dpll1_fck@940�����������¸��������������ti,divider-clock�������������Œ���&��������Å�����������ø������������ˆ��	@�����������������j���'������dpll1_ck@904������������¸��������������ti,omap3-dpll-clock����������Œ������'���������ˆ��	��	$��	@��	4��������j���������dpll1_x2_ck���������¸��������������fixed-factor-clock�����������Œ����������������������%�����������j���(������dpll1_x2m2_ck@944�����������¸��������������ti,divider-clock�������������Œ���(��������ø������������ˆ��	D�����������������j���<������cm_96m_fck����������¸��������������fixed-factor-clock�����������Œ���)�������������������%�����������j���*������omap_96m_fck@d40������������¸����������
����ti,mux-clock�������������Œ���*�����������Å������������ˆ��
@��������j���E������dpll4_m3_ck@e40���������¸��������������ti,divider-clock�������������Œ�����������Å�����������ø��� ���������ˆ��@�����������������j���+������dpll4_m3x2_mul_ck�����������¸��������������fixed-factor-clock�����������Œ���+�������������������%�����������j���,������dpll4_m3x2_ck@d00�����������¸��������������ti,gate-clock������������Œ���,��������Å������������ˆ��
����������/��������j���-������omap_54m_fck@d40������������¸����������
����ti,mux-clock�������������Œ���-���.��������Å������������ˆ��
@��������j���8������cm_96m_d2_fck�����������¸��������������fixed-factor-clock�����������Œ���*�������������������%�����������j���/������omap_48m_fck@d40������������¸����������
����ti,mux-clock�������������Œ���/���.��������Å������������ˆ��
@��������j���0������omap_12m_fck������������¸��������������fixed-factor-clock�����������Œ���0�������������������%�����������j���G������dpll4_m4_ck@e40���������¸��������������ti,divider-clock�������������Œ�����������ø��� ���������ˆ��@�����������������j���1������dpll4_m4x2_mul_ck�����������¸��������������ti,fixed-factor-clock������������Œ���1��������E�����������S������������`��������j���2������dpll4_m4x2_ck@d00�����������¸��������������ti,gate-clock������������Œ���2��������Å������������ˆ��
����������/���������`��������j���‰������dpll4_m5_ck@f40���������¸��������������ti,divider-clock�������������Œ�����������ø���?���������ˆ��@�����������������j���3������dpll4_m5x2_mul_ck�����������¸��������������ti,fixed-factor-clock������������Œ���3��������E�����������S������������`��������j���4������dpll4_m5x2_ck@d00�����������¸��������������ti,gate-clock������������Œ���4��������Å������������ˆ��
����������/���������`��������j���j������dpll4_m6_ck@1140������������¸��������������ti,divider-clock�������������Œ�����������Å�����������ø���?���������ˆ��@�����������������j���5������dpll4_m6x2_mul_ck�����������¸��������������fixed-factor-clock�����������Œ���5�������������������%�����������j���6������dpll4_m6x2_ck@d00�����������¸��������������ti,gate-clock������������Œ���6��������Å������������ˆ��
����������/��������j���7������emu_per_alwon_ck������������¸��������������fixed-factor-clock�����������Œ���7�������������������%�����������j���c������clkout2_src_gate_ck@d70���������¸���������� ����ti,composite-no-wait-gate-clock����������Œ���&��������Å������������ˆ��
p��������j���9������clkout2_src_mux_ck@d70����������¸��������������ti,composite-mux-clock�����������Œ���&������*���8���������ˆ��
p��������j���:������clkout2_src_ck����������¸��������������ti,composite-clock�����������Œ���9���:��������j���;������sys_clkout2@d70���������¸��������������ti,divider-clock�������������Œ���;��������Å�����������ø���@���������ˆ��
p���������s������mpu_ck����������¸��������������fixed-factor-clock�����������Œ���<�������������������%�����������j���=������arm_fck@924���������¸��������������ti,divider-clock�������������Œ���=���������ˆ��	$��������ø���������emu_mpu_alwon_ck������������¸��������������fixed-factor-clock�����������Œ���=�������������������%�����������j���d������l3_ick@a40����������¸��������������ti,divider-clock�������������Œ���&��������ø������������ˆ��
@�����������������j���>������l4_ick@a40����������¸��������������ti,divider-clock�������������Œ���>��������Å�����������ø������������ˆ��
@�����������������j���?������rm_ick@c40����������¸��������������ti,divider-clock�������������Œ���?��������Å�����������ø������������ˆ��@���������������gpt10_gate_fck@a00����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ��
���������j���A������gpt10_mux_fck@a40�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��
@��������j���B������gpt10_fck�����������¸��������������ti,composite-clock�����������Œ���A���B������gpt11_gate_fck@a00����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ��
���������j���C������gpt11_mux_fck@a40�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��
@��������j���D������gpt11_fck�����������¸��������������ti,composite-clock�����������Œ���C���D������core_96m_fck������������¸��������������fixed-factor-clock�����������Œ���E�������������������%�����������j���������mmchs2_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ������������ˆ��
���������Å�����������j���´������mmchs1_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ������������ˆ��
���������Å�����������j���µ������i2c3_fck@a00������������¸��������������ti,wait-gate-clock�����������Œ������������ˆ��
���������Å�����������j���¶������i2c2_fck@a00������������¸��������������ti,wait-gate-clock�����������Œ������������ˆ��
���������Å�����������j���·������i2c1_fck@a00������������¸��������������ti,wait-gate-clock�����������Œ������������ˆ��
���������Å�����������j���¸������mcbsp5_gate_fck@a00���������¸��������������ti,composite-gate-clock����������Œ�����������Å���
���������ˆ��
���������j���������mcbsp1_gate_fck@a00���������¸��������������ti,composite-gate-clock����������Œ�����������Å���	���������ˆ��
���������j���	������core_48m_fck������������¸��������������fixed-factor-clock�����������Œ���0�������������������%�����������j���F������mcspi4_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ���F���������ˆ��
���������Å�����������j���¹������mcspi3_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ���F���������ˆ��
���������Å�����������j���º������mcspi2_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ���F���������ˆ��
���������Å�����������j���»������mcspi1_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ���F���������ˆ��
���������Å�����������j���¼������uart2_fck@a00�����������¸��������������ti,wait-gate-clock�����������Œ���F���������ˆ��
���������Å�����������j���½������uart1_fck@a00�����������¸��������������ti,wait-gate-clock�����������Œ���F���������ˆ��
������������
��������j���¾������core_12m_fck������������¸��������������fixed-factor-clock�����������Œ���G�������������������%�����������j���H������hdq_fck@a00���������¸��������������ti,wait-gate-clock�����������Œ���H���������ˆ��
���������Å�����������j���¿������core_l3_ick���������¸��������������fixed-factor-clock�����������Œ���>�������������������%�����������j���I������sdrc_ick@a10������������¸��������������ti,wait-gate-clock�����������Œ���I���������ˆ��
��������Å�����������j���Š������gpmc_fck������������¸��������������fixed-factor-clock�����������Œ���I�������������������%���������core_l4_ick���������¸��������������fixed-factor-clock�����������Œ���?�������������������%�����������j���J������mmchs2_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������j���À������mmchs1_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������j���Á������hdq_ick@a10���������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������j���Â������mcspi4_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������j���Ã������mcspi3_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������j���Ä������mcspi2_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������j���Å������mcspi1_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������j���Æ������i2c3_ick@a10������������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������j���Ç������i2c2_ick@a10������������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������j���È������i2c1_ick@a10������������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������j���É������uart2_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������j���Ê������uart1_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
�����������
��������j���Ë������gpt11_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������j���Ì������gpt10_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������j���Í������mcbsp5_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
�����������
��������j���Î������mcbsp1_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å���	��������j���Ï������omapctrl_ick@a10������������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������j���Ð������dss_tv_fck@e00����������¸��������������ti,gate-clock������������Œ���8���������ˆ�����������Å�����������j���¯������dss_96m_fck@e00���������¸��������������ti,gate-clock������������Œ���E���������ˆ�����������Å�����������j���°������dss2_alwon_fck@e00����������¸��������������ti,gate-clock������������Œ������������ˆ�����������Å�����������j���±������dummy_ck������������¸��������������fixed-clock���������è����������gpt1_gate_fck@c00�����������¸��������������ti,composite-gate-clock����������Œ�����������Å�������������ˆ�����������j���K������gpt1_mux_fck@c40������������¸��������������ti,composite-mux-clock�����������Œ���@������������ˆ��@��������j���L������gpt1_fck������������¸��������������ti,composite-clock�����������Œ���K���L������aes2_ick@a10������������¸��������������ti,omap3-interface-clock�������������Œ���J��������Å������������ˆ��
��������j���Ñ������wkup_32k_fck������������¸��������������fixed-factor-clock�����������Œ���@�������������������%�����������j���M������gpio1_dbck@c00����������¸��������������ti,gate-clock������������Œ���M���������ˆ�����������Å�����������j���¦������sha12_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������j���Ò������wdt2_fck@c00������������¸��������������ti,wait-gate-clock�����������Œ���M���������ˆ�����������Å�����������j���§������wdt2_ick@c10������������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å�����������j���¨������wdt1_ick@c10������������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å�����������j���©������gpio1_ick@c10�����������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å�����������j���ª������omap_32ksync_ick@c10������������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å�����������j���«������gpt12_ick@c10�����������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å�����������j���¬������gpt1_ick@c10������������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å������������j���­������per_96m_fck���������¸��������������fixed-factor-clock�����������Œ���)�������������������%�����������j���������per_48m_fck���������¸��������������fixed-factor-clock�����������Œ���0�������������������%�����������j���O������uart3_fck@1000����������¸��������������ti,wait-gate-clock�����������Œ���O���������ˆ�����������Å�����������j���Œ������gpt2_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������j���P������gpt2_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@������������ˆ��@��������j���Q������gpt2_fck������������¸��������������ti,composite-clock�����������Œ���P���Q������gpt3_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������j���R������gpt3_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������j���S������gpt3_fck������������¸��������������ti,composite-clock�����������Œ���R���S������gpt4_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������j���T������gpt4_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������j���U������gpt4_fck������������¸��������������ti,composite-clock�����������Œ���T���U������gpt5_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������j���V������gpt5_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������j���W������gpt5_fck������������¸��������������ti,composite-clock�����������Œ���V���W������gpt6_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������j���X������gpt6_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������j���Y������gpt6_fck������������¸��������������ti,composite-clock�����������Œ���X���Y������gpt7_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������j���Z������gpt7_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������j���[������gpt7_fck������������¸��������������ti,composite-clock�����������Œ���Z���[������gpt8_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å���	���������ˆ�����������j���\������gpt8_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������j���]������gpt8_fck������������¸��������������ti,composite-clock�����������Œ���\���]������gpt9_gate_fck@1000����������¸��������������ti,composite-gate-clock����������Œ�����������Å���
���������ˆ�����������j���^������gpt9_mux_fck@1040�����������¸��������������ti,composite-mux-clock�����������Œ���@�����������Å������������ˆ��@��������j���_������gpt9_fck������������¸��������������ti,composite-clock�����������Œ���^���_������per_32k_alwon_fck�����������¸��������������fixed-factor-clock�����������Œ���@�������������������%�����������j���`������gpio6_dbck@1000���������¸��������������ti,gate-clock������������Œ���`���������ˆ�����������Å�����������j���������gpio5_dbck@1000���������¸��������������ti,gate-clock������������Œ���`���������ˆ�����������Å�����������j���Ž������gpio4_dbck@1000���������¸��������������ti,gate-clock������������Œ���`���������ˆ�����������Å�����������j���������gpio3_dbck@1000���������¸��������������ti,gate-clock������������Œ���`���������ˆ�����������Å�����������j���������gpio2_dbck@1000���������¸��������������ti,gate-clock������������Œ���`���������ˆ�����������Å���
��������j���‘������wdt3_fck@1000�����������¸��������������ti,wait-gate-clock�����������Œ���`���������ˆ�����������Å�����������j���’������per_l4_ick����������¸��������������fixed-factor-clock�����������Œ���?�������������������%�����������j���a������gpio6_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������j���“������gpio5_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������j���”������gpio4_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������j���•������gpio3_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������j���–������gpio2_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å���
��������j���—������wdt3_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������j���˜������uart3_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������j���™������uart4_ick@1010����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������j���š������gpt9_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å���
��������j���›������gpt8_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å���	��������j���œ������gpt7_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������j���������gpt6_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������j���ž������gpt5_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������j���Ÿ������gpt4_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������j��� ������gpt3_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������j���¡������gpt2_ick@1010�����������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������j���¢������mcbsp2_ick@1010���������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å������������j���£������mcbsp3_ick@1010���������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������j���¤������mcbsp4_ick@1010���������¸��������������ti,omap3-interface-clock�������������Œ���a���������ˆ����������Å�����������j���¥������mcbsp2_gate_fck@1000������������¸��������������ti,composite-gate-clock����������Œ�����������Å�������������ˆ�����������j���������mcbsp3_gate_fck@1000������������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������j���������mcbsp4_gate_fck@1000������������¸��������������ti,composite-gate-clock����������Œ�����������Å������������ˆ�����������j���������emu_src_mux_ck@1140���������¸����������
����ti,mux-clock�������������Œ������b���c���d���������ˆ��@��������j���e������emu_src_ck����������¸��������������ti,clkdm-gate-clock����������Œ���e��������j���f������pclk_fck@1140�����������¸��������������ti,divider-clock�������������Œ���f��������Å�����������ø������������ˆ��@���������������pclkx2_fck@1140���������¸��������������ti,divider-clock�������������Œ���f��������Å�����������ø������������ˆ��@���������������atclk_fck@1140����������¸��������������ti,divider-clock�������������Œ���f��������Å�����������ø������������ˆ��@���������������traceclk_src_fck@1140�����������¸����������
����ti,mux-clock�������������Œ������b���c���d��������Å������������ˆ��@��������j���g������traceclk_fck@1140�����������¸��������������ti,divider-clock�������������Œ���g��������Å�����������ø������������ˆ��@���������������secure_32k_fck����������¸��������������fixed-clock���������è��€���������j���h������gpt12_fck�����������¸��������������fixed-factor-clock�����������Œ���h�������������������%���������wdt1_fck������������¸��������������fixed-factor-clock�����������Œ���h�������������������%���������security_l4_ick2������������¸��������������fixed-factor-clock�����������Œ���?�������������������%�����������j���i������aes1_ick@a14������������¸��������������ti,omap3-interface-clock�������������Œ���i��������Å������������ˆ��
������rng_ick@a14���������¸��������������ti,omap3-interface-clock�������������Œ���i���������ˆ��
��������Å���������sha11_ick@a14�����������¸��������������ti,omap3-interface-clock�������������Œ���i���������ˆ��
��������Å���������des1_ick@a14������������¸��������������ti,omap3-interface-clock�������������Œ���i���������ˆ��
��������Å����������cam_mclk@f00������������¸��������������ti,gate-clock������������Œ���j��������Å�������������ˆ������������`������cam_ick@f10���������¸����������!����ti,omap3-no-wait-interface-clock�������������Œ���?���������ˆ����������Å������������j���Ù������csi2_96m_fck@f00������������¸��������������ti,gate-clock������������Œ������������ˆ�����������Å�����������j���Ú������security_l3_ick���������¸��������������fixed-factor-clock�����������Œ���>�������������������%�����������j���k������pka_ick@a14���������¸��������������ti,omap3-interface-clock�������������Œ���k���������ˆ��
��������Å���������icr_ick@a10���������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å���������des2_ick@a10������������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å���������mspro_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å���������mailboxes_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å���������ssi_l4_ick����������¸��������������fixed-factor-clock�����������Œ���?�������������������%�����������j���r������sr1_fck@c00���������¸��������������ti,wait-gate-clock�����������Œ������������ˆ�����������Å�����������j��������sr2_fck@c00���������¸��������������ti,wait-gate-clock�����������Œ������������ˆ�����������Å�����������j��������sr_l4_ick�����������¸��������������fixed-factor-clock�����������Œ���?�������������������%���������dpll2_fck@40������������¸��������������ti,divider-clock�������������Œ���&��������Å�����������ø������������ˆ���@�����������������j���l������dpll2_ck@4����������¸��������������ti,omap3-dpll-clock����������Œ������l���������ˆ������$���@���4���������‰���������›���������£��������j���m������dpll2_m2_ck@44����������¸��������������ti,divider-clock�������������Œ���m��������ø������������ˆ���D�����������������j���n������iva2_ck@0�����������¸��������������ti,wait-gate-clock�����������Œ���n���������ˆ������������Å������������j���Û������modem_fck@a00�����������¸��������������ti,omap3-interface-clock�������������Œ������������ˆ��
���������Å�����������j���Ü������sad2d_ick@a10�����������¸��������������ti,omap3-interface-clock�������������Œ���>���������ˆ��
��������Å�����������j���Ý������mad2d_ick@a18�����������¸��������������ti,omap3-interface-clock�������������Œ���>���������ˆ��
��������Å�����������j���Þ������mspro_fck@a00�����������¸��������������ti,wait-gate-clock�����������Œ������������ˆ��
���������Å���������ssi_ssr_gate_fck_3430es2@a00������������¸���������� ����ti,composite-no-wait-gate-clock����������Œ�����������Å�������������ˆ��
���������j���o������ssi_ssr_div_fck_3430es2@a40���������¸��������������ti,composite-divider-clock�����������Œ�����������Å������������ˆ��
@������$��·��������������������������������������j���p������ssi_ssr_fck_3430es2���������¸��������������ti,composite-clock�����������Œ���o���p��������j���q������ssi_sst_fck_3430es2���������¸��������������fixed-factor-clock�����������Œ���q�������������������%�����������j���ÿ������hsotgusb_ick_3430es2@a10������������¸����������"����ti,omap3-hsotgusb-interface-clock������������Œ���I���������ˆ��
��������Å�����������j���‹������ssi_ick_3430es2@a10���������¸��������������ti,omap3-ssi-interface-clock�������������Œ���r���������ˆ��
��������Å������������j���������usim_gate_fck@c00�����������¸��������������ti,composite-gate-clock����������Œ���E��������Å���	���������ˆ�����������j���}������sys_d2_ck�����������¸��������������fixed-factor-clock�����������Œ����������������������%�����������j���t������omap_96m_d2_fck���������¸��������������fixed-factor-clock�����������Œ���E�������������������%�����������j���u������omap_96m_d4_fck���������¸��������������fixed-factor-clock�����������Œ���E�������������������%�����������j���v������omap_96m_d8_fck���������¸��������������fixed-factor-clock�����������Œ���E�������������������%�����������j���w������omap_96m_d10_fck������������¸��������������fixed-factor-clock�����������Œ���E�������������������%���
��������j���x������dpll5_m2_d4_ck����������¸��������������fixed-factor-clock�����������Œ���s�������������������%�����������j���y������dpll5_m2_d8_ck����������¸��������������fixed-factor-clock�����������Œ���s�������������������%�����������j���z������dpll5_m2_d16_ck���������¸��������������fixed-factor-clock�����������Œ���s�������������������%�����������j���{������dpll5_m2_d20_ck���������¸��������������fixed-factor-clock�����������Œ���s�������������������%�����������j���|������usim_mux_fck@c40������������¸��������������ti,composite-mux-clock��������(���Œ������t���u���v���w���x���y���z���{���|��������Å������������ˆ��@�����������������j���~������usim_fck������������¸��������������ti,composite-clock�����������Œ���}���~������usim_ick@c10������������¸��������������ti,omap3-interface-clock�������������Œ���N���������ˆ����������Å���	��������j���®������dpll5_ck@d04������������¸��������������ti,omap3-dpll-clock����������Œ���������������ˆ��
��
$��
L��
4���������‰���������›��������j���������dpll5_m2_ck@d50���������¸��������������ti,divider-clock�������������Œ�����������ø������������ˆ��
P�����������������j���s������sgx_gate_fck@b00������������¸��������������ti,composite-gate-clock����������Œ���&��������Å������������ˆ�����������j���‡������core_d3_ck����������¸��������������fixed-factor-clock�����������Œ���&�������������������%�����������j���€������core_d4_ck����������¸��������������fixed-factor-clock�����������Œ���&�������������������%�����������j���������core_d6_ck����������¸��������������fixed-factor-clock�����������Œ���&�������������������%�����������j���‚������omap_192m_alwon_fck���������¸��������������fixed-factor-clock�����������Œ���"�������������������%�����������j���ƒ������core_d2_ck����������¸��������������fixed-factor-clock�����������Œ���&�������������������%�����������j���„������sgx_mux_fck@b40���������¸��������������ti,composite-mux-clock�������� ���Œ���€������‚���*���ƒ���„���…���†���������ˆ��@��������j���ˆ������sgx_fck���������¸��������������ti,composite-clock�����������Œ���‡���ˆ������sgx_ick@b10���������¸��������������ti,wait-gate-clock�����������Œ���>���������ˆ����������Å������������j���ß������cpefuse_fck@a08���������¸��������������ti,gate-clock������������Œ������������ˆ��
��������Å������������j���Ó������ts_fck@a08����������¸��������������ti,gate-clock������������Œ���@���������ˆ��
��������Å�����������j���Ô������usbtll_fck@a08����������¸��������������ti,wait-gate-clock�����������Œ���s���������ˆ��
��������Å�����������j���Õ������usbtll_ick@a18����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������j���Ö������mmchs3_ick@a10����������¸��������������ti,omap3-interface-clock�������������Œ���J���������ˆ��
��������Å�����������j���×������mmchs3_fck@a00����������¸��������������ti,wait-gate-clock�����������Œ������������ˆ��
���������Å�����������j���Ø������dss1_alwon_fck_3430es2@e00����������¸��������������ti,dss-gate-clock������������Œ���‰��������Å�������������ˆ������������`��������j���²������dss_ick_3430es2@e10���������¸��������������ti,omap3-dss-interface-clock�������������Œ���?���������ˆ����������Å������������j���³������usbhost_120m_fck@1400�����������¸��������������ti,gate-clock������������Œ���s���������ˆ�����������Å�����������j���à������usbhost_48m_fck@1400������������¸��������������ti,dss-gate-clock������������Œ���0���������ˆ�����������Å������������j���á������usbhost_ick@1410������������¸��������������ti,omap3-dss-interface-clock�������������Œ���?���������ˆ����������Å������������j���â���������clockdomains�������core_l3_clkdm�������������ti,clockdomain�����������Œ���Š���‹������dpll3_clkdm�����������ti,clockdomain�����������Œ���������dpll1_clkdm�����������ti,clockdomain�����������Œ���������per_clkdm�������������ti,clockdomain��������h���Œ���Œ������Ž���������‘���’���“���”���•���–���—���˜���™���š���›���œ������ž���Ÿ��� ���¡���¢���£���¤���¥������emu_clkdm�������������ti,clockdomain�����������Œ���f������dpll4_clkdm�����������ti,clockdomain�����������Œ���������wkup_clkdm������������ti,clockdomain��������$���Œ���¦���§���¨���©���ª���«���¬���­���®������dss_clkdm�������������ti,clockdomain�����������Œ���¯���°���±���²���³������core_l4_clkdm�������������ti,clockdomain��������”���Œ���´���µ���¶���·���¸���¹���º���»���¼���½���¾���¿���À���Á���Â���Ã���Ä���Å���Æ���Ç���È���É���Ê���Ë���Ì���Í���Î���Ï���Ð���Ñ���Ò���Ó���Ô���Õ���Ö���×���Ø������cam_clkdm�������������ti,clockdomain�����������Œ���Ù���Ú������iva2_clkdm������������ti,clockdomain�����������Œ���Û������dpll2_clkdm�����������ti,clockdomain�����������Œ���m������d2d_clkdm�������������ti,clockdomain�����������Œ���Ü���Ý���Þ������dpll5_clkdm�����������ti,clockdomain�����������Œ���������sgx_clkdm�������������ti,clockdomain�����������Œ���ß������usbhost_clkdm�������������ti,clockdomain�����������Œ���à���á���â������������counter@48320000��������������ti,omap-counter32k�����������ˆH2����� ���������Õcounter_32k�������interrupt-controller@48200000�������������ti,omap3-intc���������������������õ������������ˆH �������������j���������dma-controller@48056000�������"����ti,omap3630-sdma�ti,omap3430-sdma������������ˆH`�������������Ê������
��������������Ã�����������Î��� ��������Û���`���������Õdma���������j���������gpio@48310000�������������ti,omap3-gpio������������ˆH1��������������Ê������������Õgpio1������������è���������ú��������
���������������������õ���������gpio@49050000�������������ti,omap3-gpio������������ˆI��������������Ê������������Õgpio2������������ú��������
���������������������õ���������gpio@49052000�������������ti,omap3-gpio������������ˆI �������������Ê������������Õgpio3������������ú��������
���������������������õ���������gpio@49054000�������������ti,omap3-gpio������������ˆI@�������������Ê��� ���������Õgpio4������������ú��������
���������������������õ���������gpio@49056000�������������ti,omap3-gpio������������ˆI`�������������Ê���!���������Õgpio5������������ú��������
���������������������õ�����������j��������gpio@49058000�������������ti,omap3-gpio������������ˆI€�������������Ê���"���������Õgpio6������������ú��������
���������������������õ�����������j��������serial@4806a000�����������ti,omap3-uart������������ˆH ��� ���������������H��������Ò������1������2��������×tx�rx������������Õuart1�����������èÜl�������serial@4806c000�����������ti,omap3-uart������������ˆHÀ������������������I��������Ò������3������4��������×tx�rx������������Õuart2�����������èÜl�������serial@49020000�����������ti,omap3-uart������������ˆI�������������������J��������Ò������5������6��������×tx�rx������������Õuart3�����������èÜl���������*default���������8���ã������i2c@48070000����������
����ti,omap3-i2c�������������ˆH�����€���������Ê���8��������Ò��������������������×tx�rx������������������������+�������������Õi2c1������������è�'¬@���twl@48�����������ˆ���H���������Ê�������������������������ti,twl4030��������������������õ�����������*default���������8���ä���å���audio�������������ti,twl4030-audio�������codec������������rtc�����������ti,twl4030-rtc�����������Ê���������bci�����������ti,twl4030-bci�����������Ê���	�����������B���æ��������P���ç�����������\vac�������watchdog��������������ti,twl4030-wdt��������regulator-vaux1�����������ti,twl4030-vaux1����������regulator-vaux2�����������ti,twl4030-vaux2����������	��yvdd_ehci������������ˆ�w@�������� �w@���������m������regulator-vaux3�����������ti,twl4030-vaux3����������regulator-vaux4�����������ti,twl4030-vaux4����������regulator-vdd1������������ti,twl4030-vdd1���������ˆ�	'À�������� � ��������j���������regulator-vdac������������ti,twl4030-vdac���������ˆ�w@�������� �w@������regulator-vio�������������ti,twl4030-vio��������regulator-vintana1������������ti,twl4030-vintana1�������regulator-vintana2������������ti,twl4030-vintana2�������regulator-vintdig�������������ti,twl4030-vintdig��������regulator-vmmc1�����������ti,twl4030-vmmc1������������ˆ�:�������� �0°��������j���ï������regulator-vmmc2�����������ti,twl4030-vmmc2������������ˆ�:�������� �0°������regulator-vusb1v5�������������ti,twl4030-vusb1v5����������j���è������regulator-vusb1v8�������������ti,twl4030-vusb1v8����������j���é������regulator-vusb3v1�������������ti,twl4030-vusb3v1����������j���æ������regulator-vpll1�����������ti,twl4030-vpll1����������regulator-vpll2�����������ti,twl4030-vpll2������������ˆ�w@�������� �w@���������m������regulator-vsim������������ti,twl4030-vsim���������ˆ�w@�������� �-ÆÀ��������j���ð������gpio��������������ti,twl4030-gpio����������ú��������
���������������������õ�������������������������������˜�¡Ä��������j���ñ������twl4030-usb�����������ti,twl4030-usb�����������Ê���
�����������¥���è��������³���é��������Á���æ��������Ï�����������Ø������������j���ü������pwm�����������ti,twl4030-pwm����������ã���������pwmled������������ti,twl4030-pwmled�����������ã���������pwrbutton�������������ti,twl4030-pwrbutton�������������Ê���������keypad������������ti,twl4030-keypad������������Ê�����������î�����������þ���������madc��������������ti,twl4030-madc����������Ê����������������������j���ç������������i2c@48072000����������
����ti,omap3-i2c�������������ˆH ����€���������Ê���9��������Ò��������������������×tx�rx������������������������+�������������Õi2c2����������i2c@48060000����������
����ti,omap3-i2c�������������ˆH�����€���������Ê���=��������Ò��������������������×tx�rx������������������������+�������������Õi2c3������������è�† ��������*default���������8���ê������mailbox@48094000��������������ti,omap3-mailbox�������������Õmailbox����������ˆH	@�������������Ê�����������#�����������/�����������A������dsp���������S��������������������^��������������������spi@48098000��������������ti,omap2-mcspi�����������ˆH	€�������������Ê���A���������������������+�������������Õmcspi1����������i���������@��Ò������#������$������%������&������'������(������)������*������ ��×tx0�rx0�tx1�rx1�tx2�rx2�tx3�rx3���������*default���������8���ë���spidev@0��������������spidev����������wÜl����������ˆ�������������‰���������spi@4809a000��������������ti,omap2-mcspi�����������ˆH	 �������������Ê���B���������������������+�������������Õmcspi2����������i��������� ��Ò������+������,������-������.��������×tx0�rx0�tx1�rx1�������spi@480b8000��������������ti,omap2-mcspi�����������ˆH€�������������Ê���[���������������������+�������������Õmcspi3����������i��������� ��Ò��������������������������������×tx0�rx0�tx1�rx1���������*default���������8���ì���spidev@0��������������spidev����������wÜl����������ˆ�������������‰���������spi@480ba000��������������ti,omap2-mcspi�����������ˆH �������������Ê���0���������������������+�������������Õmcspi4����������i�����������Ò������F������G��������×tx0�rx0�������1w@480b2000�����������ti,omap3-1w����������ˆH �������������Ê���:���������Õhdq1w���������mmc@4809c000��������������ti,omap3-hsmmc�����������ˆH	À�������������Ê���S���������Õmmc1�������������’��������Ò������=������>��������×tx�rx�����������Ÿ���í��������*default���������8���î��������¬���ï��������¸���ð��������Å���ñ���������������Î���������mmc@480b4000��������������ti,omap3-hsmmc�����������ˆH@�������������Ê���V���������Õmmc2������������Ò������/������0��������×tx�rx�����������*default���������8���ò��������¬���ó���������Ø��������Î������������æ������mmc@480ad000��������������ti,omap3-hsmmc�����������ˆH
Ð�������������Ê���^���������Õmmc3������������Ò������M������N��������×tx�rx���������	��ádisabled����������mmu@480bd400������������ù��������������ti,omap2-iommu�����������ˆHÔ����€���������Ê������������Õmmu_isp��������������������j��������mmu@5d000000������������ù��������������ti,omap2-iommu�����������ˆ]������€���������Ê������������Õmmu_iva�������	��ádisabled����������wdt@48314000����������
����ti,omap3-wdt�������������ˆH1@����€������
���Õwd_timer2���������mcbsp@48074000������������ti,omap3-mcbsp�����������ˆH@����ÿ��������mpu����������Ê������;���<������
�� common�tx�rx������������0���€���������Õmcbsp1����������Ò������������ ��������×tx�rx������������Œ���ô���������“fck�������	��ádisabled����������mcbsp@49022000������������ti,omap3-mcbsp�����������ˆI ����ÿI€����ÿ������
��mpu�sidetone�������������Ê������>���?����������� common�tx�rx�sidetone�����������0������������Õmcbsp2�mcbsp2_sidetone����������Ò������!������"��������×tx�rx������������Œ���õ���£���������“fck�ick���������áokay������������j��������mcbsp@49024000������������ti,omap3-mcbsp�����������ˆI@����ÿI ����ÿ������
��mpu�sidetone�������������Ê������Y���Z����������� common�tx�rx�sidetone�����������0���€���������Õmcbsp3�mcbsp3_sidetone����������Ò��������������������×tx�rx������������Œ���ö���¤���������“fck�ick���������áokay������������*default���������8���÷������mcbsp@49026000������������ti,omap3-mcbsp�����������ˆI`����ÿ��������mpu����������Ê������6���7������
�� common�tx�rx������������0���€���������Õmcbsp4����������Ò��������������������×tx�rx������������Œ���ø���������“fck���������?����������	��ádisabled����������mcbsp@48096000������������ti,omap3-mcbsp�����������ˆH	`����ÿ��������mpu����������Ê������Q���R������
�� common�tx�rx������������0���€���������Õmcbsp5����������Ò��������������������×tx�rx������������Œ���ù���������“fck�������	��ádisabled����������sham@480c3000�������������ti,omap3-sham������������Õsham�������������ˆH0����d���������Ê���1��������Ò������E��������×rx��������	��ádisabled����������timer@48318000������������ti,omap3430-timer������������ˆH1€�������������Ê���%���������Õtimer1�����������P������timer@49032000������������ti,omap3430-timer������������ˆI �������������Ê���&���������Õtimer2��������timer@49034000������������ti,omap3430-timer������������ˆI@�������������Ê���'���������Õtimer3��������timer@49036000������������ti,omap3430-timer������������ˆI`�������������Ê���(���������Õtimer4��������timer@49038000������������ti,omap3430-timer������������ˆI€�������������Ê���)���������Õtimer5�����������_������timer@4903a000������������ti,omap3430-timer������������ˆI �������������Ê���*���������Õtimer6�����������_������timer@4903c000������������ti,omap3430-timer������������ˆIÀ�������������Ê���+���������Õtimer7�����������_������timer@4903e000������������ti,omap3430-timer������������ˆIà�������������Ê���,���������Õtimer8�����������l���������_������timer@49040000������������ti,omap3430-timer������������ˆI��������������Ê���-���������Õtimer9�����������l������timer@48086000������������ti,omap3430-timer������������ˆH`�������������Ê���.���������Õtimer10����������l������timer@48088000������������ti,omap3430-timer������������ˆH€�������������Ê���/���������Õtimer11����������l������timer@48304000������������ti,omap3430-timer������������ˆH0@�������������Ê���_���������Õtimer12����������P���������y������usbhstll@48062000���������
����ti,usbhs-tll�������������ˆH �������������Ê���N���������Õusb_tll_hs��������usbhshost@48064000������������ti,usbhs-host������������ˆH@�������������Õusb_host_hs����������������������+�������������ß������	��‰ehci-phy�������ohci@48064400�������������ti,ohci-omap3������������ˆHD�������������Ê���L���������”������ehci@48064800���������
����ti,ehci-omap�������������ˆHH�������������Ê���M��������¬�������ú���������gpmc@6e000000�������������ti,omap3430-gpmc�������������Õgpmc�������������ˆn�����Ð���������Ê�����������Ò��������������×rxtx������������±�����������½������������������������+���������������������õ������������ú��������
������������ß��������0��������������j���û���nand@0,0��������������ti,omap2-nand������������ˆ�����������������������û���������Ê�����������������������Ï�����������Þ�����������ðsw��������������������������$�������� ���$��������2�����������A�����������T���$��������g�����������u���0��������„�����������’�����������¡���H��������²���H��������Ã���6��������Ò������������������������+������x-loader@0��������	��äX-Loader�������������ˆ�������������bootloaders@80000�����������äU-Boot�����������ˆ������������bootloaders_env@260000����������äU-Boot Env�����������ˆ�&�����������kernel@280000�����������äKernel�����������ˆ�(���@��������filesystem@680000�����������äFile System����������ˆ�h��˜��������������usb_otg_hs@480ab000�����������ti,omap3-musb������������ˆH
°�������������Ê���\���]�������� mc�dma�����������Õusb_otg_hs����������ê�����������õ�����������ý��������������������������ü��������¬���ü������	��usb2-phy������������Ó�����������'���2������dss@48050000����������
����ti,omap3-dss�������������ˆH�������������áok��������	���Õdss_core�������������Œ���²���������“fck����������������������+�������������ß��������*default���������8���ý���dispc@48050400������������ti,omap3-dispc�����������ˆH�������������Ê���������
���Õdss_dispc������������Œ���²���������“fck�������encoder@4804fc00����������
����ti,omap3-dsi�������������ˆHü����Hþ����@Hÿ���� ��������proto�phy�pll������������Ê���������	��ádisabled����������	���Õdss_dsi1�������������Œ���²���±���������“fck�sys_clk�������encoder@48050800��������������ti,omap3-rfbi������������ˆH����������	��ádisabled����������	���Õdss_rfbi�������������Œ���²���³���������“fck�ick�������encoder@48050c00��������������ti,omap3-venc������������ˆH����������	��ádisabled����������	���Õdss_venc�������������Œ���¯���������“fck�������port�������endpoint������������-���þ��������=�����������j��
������������ssi-controller@48058000�������
����ti,omap3-ssi�������������Õssi���������áok�����������ˆH€����H������������sys�gdd����������Ê���G�������� gdd_mpu����������������������+�������������ß���������Œ���q���ÿ��������� ���“ssi_ssr_fck�ssi_sst_fck�ssi_ick����ssi-port@4805a000�������������ti,omap3-ssi-port������������ˆH ����H¨������������tx�rx������������Ê���C���D������ssi-port@4805b000�������������ti,omap3-ssi-port������������ˆH°����H¸������������tx�rx������������Ê���E���F���������pinmux@480025d8������� ����ti,omap3-padconf�pinctrl-single����������ˆH�%Ø���$���������������������+�������������æ������������õ�������������������������������9��ÿ������isp@480bc000����������
����ti,omap3-isp�������������ˆHÀ���üHØ���|���������Ê�����������H����������r������l��������O������������¸������ports������������������������+�������������bandgap@48002524�������������ˆH�%$�������������ti,omap34xx-bandgap���������[������������j��������target-module@480cb000������������ti,sysc-omap3430-sr�ti,sysc����������Õsmartreflex_core�������������ˆH°$�����������sysc������������q������������Œ�����������“fck����������������������+������������ß����H°�������smartreflex@0�������������ti,omap3-smartreflex-core������������ˆ����������������Ê������������target-module@480c9000������������ti,sysc-omap3430-sr�ti,sysc����������Õsmartreflex_mpu_iva����������ˆH$�����������sysc������������q������������Œ�����������“fck����������������������+������������ß����H�������smartreflex@480c9000��������������ti,omap3-smartreflex-mpu-iva�������������ˆ����������������Ê���������������thermal-zones������cpu_thermal���������~���ú��������”��è��������¢������N ��������¯���������������memory@80000000����������|memory�����������ˆ€������������hsusb2_power_reg��������������regulator-fixed���������yhsusb2_vbus���������ˆ�2Z �������� �2Z ��������¿���ñ���������������Ä�p��������j��������hsusb2_phy������������usb-nop-xceiv�����������Õ����������������á����������Ø������������j���ú������sound�������������ti,omap-twl4030���������ìomap3beagle���������õ��������regulator-mmc2-sdio-poweron�����������regulator-fixed���������yregulator-mmc2-sdio-poweron���������ˆ�0°�������� �0°��������¿����������������Ä��'��������j���ó������display�����������samsung,lte430wq-f0c�panel-dpi����������älcd���������*default���������8��	��������þ�����
������port�������endpoint������������-��
��������j���þ���������panel-timing������������è�‰T@����������à�����������������������������(�����������4���*��������>�����������J�����������W�����������a������������n������������{�����������…������������backlight�������������gpio-backlight����������*default���������8����������È������������������•���������	compatible�interrupt-parent�#address-cells�#size-cells�model�i2c0�i2c1�i2c2�mmc0�mmc1�mmc2�serial0�serial1�serial2�display0�device_type�reg�clocks�clock-names�clock-latency�operating-points�cpu0-supply�interrupts�ti,hwmods�ranges�#pinctrl-cells�#interrupt-cells�interrupt-controller�pinctrl-single,register-width�pinctrl-single,function-mask�pinctrl-single,pins�phandle�syscon�regulator-name�regulator-min-microvolt�regulator-max-microvolt�#clock-cells�ti,bit-shift�dmas�dma-names�status�clock-frequency�ti,max-div�ti,index-starts-at-one�clock-mult�clock-div�ti,set-bit-to-disable�ti,clock-mult�ti,clock-div�ti,set-rate-parent�ti,index-power-of-two�ti,low-power-stop�ti,lock�ti,low-power-bypass�ti,dividers�#dma-cells�dma-channels�dma-requests�ti,gpio-always-on�gpio-controller�#gpio-cells�interrupts-extended�pinctrl-names�pinctrl-0�bci3v1-supply�io-channels�io-channel-names�regulator-always-on�ti,use-leds�ti,pullups�ti,pulldowns�usb1v5-supply�usb1v8-supply�usb3v1-supply�usb_mode�#phy-cells�#pwm-cells�keypad,num-rows�keypad,num-columns�#io-channel-cells�#mbox-cells�ti,mbox-num-users�ti,mbox-num-fifos�ti,mbox-tx�ti,mbox-rx�ti,spi-num-cs�spi-max-frequency�spi-cpha�ti,dual-volt�pbias-supply�vmmc-supply�vqmmc-supply�cd-gpios�bus-width�non-removable�cap-power-off-card�#iommu-cells�ti,#tlb-entries�reg-names�interrupt-names�ti,buffer-size�#sound-dai-cells�ti,timer-alwon�ti,timer-dsp�ti,timer-pwm�ti,timer-secure�port2-mode�remote-wakeup-connected�phys�gpmc,num-cs�gpmc,num-waitpins�nand-bus-width�gpmc,device-width�ti,nand-ecc-opt�gpmc,cs-on-ns�gpmc,cs-rd-off-ns�gpmc,cs-wr-off-ns�gpmc,adv-on-ns�gpmc,adv-rd-off-ns�gpmc,adv-wr-off-ns�gpmc,oe-on-ns�gpmc,oe-off-ns�gpmc,we-on-ns�gpmc,we-off-ns�gpmc,rd-cycle-ns�gpmc,wr-cycle-ns�gpmc,access-ns�gpmc,wr-access-ns�label�multipoint�num-eps�ram-bits�interface-type�usb-phy�phy-names�power�remote-endpoint�data-lines�iommus�ti,phy-type�#thermal-sensor-cells�ti,sysc-mask�polling-delay-passive�polling-delay�coefficients�thermal-sensors�gpio�startup-delay-us�reset-gpios�vcc-supply�ti,model�ti,mcbsp�enable-gpios�hactive�vactive�hfront-porch�hback-porch�hsync-len�vback-porch�vfront-porch�vsync-len�hsync-active�vsync-active�de-active�pixelclk-active�default-on�