Ð þí�&]���8�l���(������������ñ�4������������������������������������������������������;���compulab,cl-som-am57x�ti,am5728�ti,dra742�ti,dra74�ti,dra7�����������&������������7CompuLab CL-SOM-AM57x������chosen��������aliases����������=/ocp/i2c@48070000������������B/ocp/i2c@48072000������������G/ocp/i2c@48060000������������L/ocp/i2c@4807a000������������Q/ocp/i2c@4807c000������������V/ocp/serial@4806a000�������������^/ocp/serial@4806c000�������������f/ocp/serial@48020000�������������n/ocp/serial@4806e000�������������v/ocp/serial@48066000�������������~/ocp/serial@48068000�������������†/ocp/serial@48420000�������������Ž/ocp/serial@48422000�������������–/ocp/serial@48424000�������������ž/ocp/serial@4ae2b000����������&���¦/ocp/ethernet@48484000/slave@48480200���������&���°/ocp/ethernet@48484000/slave@48480300������������º/ocp/can@4ae3c000������������Á/ocp/can@48480000������������È/ocp/spi@4b300000���������timer������������arm,armv7-timer������� ���Ídisabled����������0���Ô������ ������������������������ �����������&���������interrupt-controller@48211000������������arm,cortex-a15-gic������������ß���������ô���������@������H!������������H! ������� �����H!@������� �����H!`������� ����������Ô������ �����������&����������� ���������interrupt-controller@48281000���������&���ti,omap5-wugen-mpu�ti,omap4-wugen-mpu�������������ß���������ô���������������H(�����������������&����������� ���������cpus���������������������������������cpu@0�����������cpu����������arm,cortex-a15���������������������������������1�����������8cpu���������D�“à��������R�����������a�����������l�����������x����������� ���¼������cpu@1�����������cpu����������arm,cortex-a15��������������������������������1�����������8cpu���������D�“à��������R�����������a������������opp-table������������operating-points-v2-ti-cpu����������Š������������‘�������� ������opp_nom-1000000000����������œ����;šÊ���������£�, �øP�Œ0�, �øP�Œ0��������±���ÿ������������Â������opp_od-1176000000�����������œ����FV���������£�³@� �³@�³@� �³@��������±���ÿ���������opp_high@1500000000���������œ����Yh/���������£�v�~ð�Ð�v�~ð�Ð��������±���ÿ������������soc����������ti,omap-infra������mpu������� ���ti,omap5-mpu������������Împu����������ocp����������ti,dra7-l3-noc�simple-bus������������������������������������Ø������������À�����������߀�������€���€�����������Îl3_main_1�l3_main_2������� ������D��������������E���������������� ��ê����������������������� ������l4@4a000000����������ti,dra7-l4-cfg�simple-bus������������������������������������Ø����J����"À����scm@2000�������������ti,dra7-scm-core�simple-bus����������� ��� ����������������������������������Ø������ ��� ����scm_conf@0�����������syscon�simple-bus���������������������������������������������������Ø������������������� ��� ���pbias_regulator@e00����������ti,pbias-dra7�ti,pbias-omap�����������������������Š��� ���pbias_mmc_omap5���������þpbias_mmc_omap5��������� �w@��������%�2Z �������� ���”���������clocks�������������������������������dss_deshdcp_clk@558���������=�������������ti,gate-clock�����������1��� ��������J��������������X������ehrpwm0_tbclk@558�����������=�������������ti,gate-clock�����������1�����������J�������������X�������� ���¶������ehrpwm1_tbclk@558�����������=�������������ti,gate-clock�����������1�����������J�������������X�������� ���·������ehrpwm2_tbclk@558�����������=�������������ti,gate-clock�����������1�����������J�������������X�������� ���¸������sys_32k_ck����������=���������� ���ti,mux-clock������������1������ ��� ��� ��������J�������������Ä�������� ���P������������pinmux@1400����������ti,dra7-padconf�pinctrl-single���������������h����������������������������������W������������ô�������������ß��������f��� ��������„?ÿÿÿ���leds_pins_default�����������¡���|���������� ���½������i2c1_pins_default�����������¡������������������� ���Ž������i2c3_pins_default�����������¡��¤�� ��¨�� �������� ���������i2c4_pins_default�����������¡��¬�� ��°�� �������� ���������tps659038_pins_default����������¡������������ ���’������mmc2_pins_default���������P��¡���œ�����°����� �����¤�����¨�����¬�����Œ����������”�����˜���������� ���•������pinmux_qspi1_pins���������0��¡���t�����€�����„�����ˆ�����¸�����¼���������� ���˜������cpsw_pins_default���������À��¡��P�����T�����X�����\�����`�����d�����h�����l�����p�����t�����x�����|�����˜����œ���� ����¤����¨����¬����°����´����¸����¼����À����Ä���������� ���°������cpsw_pins_sleep�������À��¡��P����T����X����\����`����d����h����l����p����t����x����|����˜����œ���� ����¤����¨����¬����°����´����¸����¼����À����Ä���������� ���±������davinci_mdio_pins_default�����������¡������”���������� ���²������davinci_mdio_pins_sleep���������¡������”���������� ���³������pinmux_ads7846_pins���������¡���d���������� ���™������mcasp3_pins_default������� ��¡��$�����(�����,������0����������� ���������mcasp3_pins_sleep��������� ��¡��$����(����,����0���������� ���®���������scm_conf@1c04������������syscon��������������� ��������µ����������� ���†������scm_conf@1c24������������syscon������������$���$�������� ���œ������dma-router@b78�����������ti,dra7-dma-crossbar��������������x���ü��������Ã�����������Î���Í��������Û������������ë����������� ���‹������dma-router@c78�����������ti,dra7-dma-crossbar��������������x���|��������Ã�����������Î���Ì��������Û������������ë����������� ���§���������cm_core_aon@5000�������������ti,dra7-cm-core-aon�simple-bus�������������������������������������P��� ���������Ø������P��� ����clocks�������������������������������atl_clkin0_ck�����������=�������������ti,dra7-atl-clock�����������1������������������ ���¨������atl_clkin1_ck�����������=�������������ti,dra7-atl-clock�����������1������������������ ���©������atl_clkin2_ck�����������=�������������ti,dra7-atl-clock�����������1������������������ ���ª������atl_clkin3_ck�����������=�������������ti,dra7-atl-clock�����������1������������������ ���«������hdmi_clkin_ck�����������=�������������fixed-clock���������÷������������ ���0������mlb_clkin_ck������������=�������������fixed-clock���������÷������������ ���������mlbp_clkin_ck�����������=�������������fixed-clock���������÷������������ ���‚������pciesref_acs_clk_ck���������=�������������fixed-clock���������÷õá��������� ���@������ref_clkin0_ck�����������=�������������fixed-clock���������÷����������ref_clkin1_ck�����������=�������������fixed-clock���������÷����������ref_clkin2_ck�����������=�������������fixed-clock���������÷����������ref_clkin3_ck�����������=�������������fixed-clock���������÷����������rmii_clk_ck���������=�������������fixed-clock���������÷����������sdvenc_clkin_ck���������=�������������fixed-clock���������÷����������secure_32k_clk_src_ck�����������=�������������fixed-clock���������÷��€��������� ���k������sys_clk32_crystal_ck������������=�������������fixed-clock���������÷��€��������� ���������sys_clk32_pseudo_ck���������=�������������fixed-factor-clock����������1������������������������b�������� ��� ������virt_12000000_ck������������=�������������fixed-clock���������÷�·��������� ���Y������virt_13000000_ck������������=�������������fixed-clock���������÷�Æ]@������virt_16800000_ck������������=�������������fixed-clock���������÷�Y��������� ���[������virt_19200000_ck������������=�������������fixed-clock���������÷$ø��������� ���\������virt_20000000_ck������������=�������������fixed-clock���������÷1-��������� ���Z������virt_26000000_ck������������=�������������fixed-clock���������÷Œº€�������� ���]������virt_27000000_ck������������=�������������fixed-clock���������÷›üÀ�������� ���^������virt_38400000_ck������������=�������������fixed-clock���������÷Ið��������� ���_������sys_clkin2����������=�������������fixed-clock���������÷Xˆ��������� ���`������usb_otg_clkin_ck������������=�������������fixed-clock���������÷������������ ���h������video1_clkin_ck���������=�������������fixed-clock���������÷������������ ���:������video1_m2_clkin_ck����������=�������������fixed-clock���������÷������������ ���/������video2_clkin_ck���������=�������������fixed-clock���������÷������������ ���;������video2_m2_clkin_ck����������=�������������fixed-clock���������÷������������ ���.������dpll_abe_ck@1e0���������=�������������ti,omap4-dpll-m4xen-clock�����������1����������������à��ä��ì��è�������� ���������dpll_abe_x2_ck����������=�������������ti,omap4-dpll-x2-clock����������1����������� ���������dpll_abe_m2x2_ck@1f0������������=�������������ti,divider-clock������������1����������������������'�������������ð���������9���������P�������� ���������abe_clk@108���������=�������������ti,divider-clock������������1���������������������������������g�������� ���b������dpll_abe_m2_ck@1f0����������=�������������ti,divider-clock������������1����������������������'�������������ð���������9���������P�������� ���d������dpll_abe_m3x2_ck@1f4������������=�������������ti,divider-clock������������1����������������������'�������������ô���������9���������P�������� ���������dpll_core_byp_mux@12c�����������=���������� ���ti,mux-clock������������1��������������J�������������,�������� ���������dpll_core_ck@120������������=�������������ti,omap4-dpll-core-clock������������1���������������� ��$��,��(�������� ���������dpll_core_x2_ck���������=�������������ti,omap4-dpll-x2-clock����������1����������� ���������dpll_core_h12x2_ck@13c����������=�������������ti,divider-clock������������1��������������?��������'�������������<���������9���������P�������� ���������mpu_dpll_hs_clk_div���������=�������������fixed-factor-clock����������1��������������������������������� ���������dpll_mpu_ck@160���������=�������������ti,omap5-mpu-dpll-clock���������1����������������`��d��l��h�������� ���������dpll_mpu_m2_ck@170����������=�������������ti,divider-clock������������1����������������������'�������������p���������9���������P�������� ���������mpu_dclk_div������������=�������������fixed-factor-clock����������1��������������������������������� ���o������dsp_dpll_hs_clk_div���������=�������������fixed-factor-clock����������1��������������������������������� ���������dpll_dsp_byp_mux@240������������=���������� ���ti,mux-clock������������1��������������J�������������@�������� ���������dpll_dsp_ck@234���������=�������������ti,omap4-dpll-clock���������1����������������4��8��@��<��������}��� ��������#ÃF��������� ��� ������dpll_dsp_m2_ck@244����������=�������������ti,divider-clock������������1��� �������������������'�������������D���������9���������P��������}���!��������#ÃF��������� ���!������iva_dpll_hs_clk_div���������=�������������fixed-factor-clock����������1��������������������������������� ���"������dpll_iva_byp_mux@1ac������������=���������� ���ti,mux-clock������������1������"��������J�������������¬�������� ���#������dpll_iva_ck@1a0���������=�������������ti,omap4-dpll-clock���������1������#���������� ��¤��¬��¨��������}���$��������Ep}@�������� ���$������dpll_iva_m2_ck@1b0����������=�������������ti,divider-clock������������1���$�������������������'�������������°���������9���������P��������}���%��������%�������� ���%������iva_dclk������������=�������������fixed-factor-clock����������1���%������������������������������ ���q������dpll_gpu_byp_mux@2e4������������=���������� ���ti,mux-clock������������1��������������J�������������ä�������� ���&������dpll_gpu_ck@2d8���������=�������������ti,omap4-dpll-clock���������1������&����������Ø��Ü��ä��à��������}���'��������Ly@�������� ���'������dpll_gpu_m2_ck@2e8����������=�������������ti,divider-clock������������1���'�������������������'�������������è���������9���������P��������}���(��������_(k�������� ���(������dpll_core_m2_ck@130���������=�������������ti,divider-clock������������1����������������������'�������������0���������9���������P�������� ���)������core_dpll_out_dclk_div����������=�������������fixed-factor-clock����������1���)������������������������������ ���s������dpll_ddr_byp_mux@21c������������=���������� ���ti,mux-clock������������1��������������J��������������������� ���*������dpll_ddr_ck@210���������=�������������ti,omap4-dpll-clock���������1������*������������������������ ���+������dpll_ddr_m2_ck@220����������=�������������ti,divider-clock������������1���+�������������������'������������� ���������9���������P�������� ���e������dpll_gmac_byp_mux@2b4�����������=���������� ���ti,mux-clock������������1��������������J�������������´�������� ���,������dpll_gmac_ck@2a8������������=�������������ti,omap4-dpll-clock���������1������,����������¨��¬��´��°�������� ���-������dpll_gmac_m2_ck@2b8���������=�������������ti,divider-clock������������1���-�������������������'�������������¸���������9���������P�������� ���f������video2_dclk_div���������=�������������fixed-factor-clock����������1���.������������������������������ ���u������video1_dclk_div���������=�������������fixed-factor-clock����������1���/������������������������������ ���v������hdmi_dclk_div�����������=�������������fixed-factor-clock����������1���0������������������������������ ���w������per_dpll_hs_clk_div���������=�������������fixed-factor-clock����������1��������������������������������� ���C������usb_dpll_hs_clk_div���������=�������������fixed-factor-clock����������1��������������������������������� ���G������eve_dpll_hs_clk_div���������=�������������fixed-factor-clock����������1��������������������������������� ���1������dpll_eve_byp_mux@290������������=���������� ���ti,mux-clock������������1������1��������J��������������������� ���2������dpll_eve_ck@284���������=�������������ti,omap4-dpll-clock���������1������2����������„��ˆ����Œ�������� ���3������dpll_eve_m2_ck@294����������=�������������ti,divider-clock������������1���3�������������������'�������������”���������9���������P�������� ���4������eve_dclk_div������������=�������������fixed-factor-clock����������1���4������������������������������ ���€������dpll_core_h13x2_ck@140����������=�������������ti,divider-clock������������1��������������?��������'�������������@���������9���������P������dpll_core_h14x2_ck@144����������=�������������ti,divider-clock������������1��������������?��������'�������������D���������9���������P�������� ���Q������dpll_core_h22x2_ck@154����������=�������������ti,divider-clock������������1��������������?��������'�������������T���������9���������P�������� ���<������dpll_core_h23x2_ck@158����������=�������������ti,divider-clock������������1��������������?��������'�������������X���������9���������P�������� ���V������dpll_core_h24x2_ck@15c����������=�������������ti,divider-clock������������1��������������?��������'�������������\���������9���������P������dpll_ddr_x2_ck����������=�������������ti,omap4-dpll-x2-clock����������1���+�������� ���5������dpll_ddr_h11x2_ck@228�����������=�������������ti,divider-clock������������1���5�����������?��������'�������������(���������9���������P������dpll_dsp_x2_ck����������=�������������ti,omap4-dpll-x2-clock����������1��� �������� ���6������dpll_dsp_m3x2_ck@248������������=�������������ti,divider-clock������������1���6�������������������'�������������H���������9���������P��������}���7��������ׄ��������� ���7������dpll_gmac_x2_ck���������=�������������ti,omap4-dpll-x2-clock����������1���-�������� ���8������dpll_gmac_h11x2_ck@2c0����������=�������������ti,divider-clock������������1���8�����������?��������'�������������À���������9���������P�������� ���9������dpll_gmac_h12x2_ck@2c4����������=�������������ti,divider-clock������������1���8�����������?��������'�������������Ä���������9���������P������dpll_gmac_h13x2_ck@2c8����������=�������������ti,divider-clock������������1���8�����������?��������'�������������È���������9���������P������dpll_gmac_m3x2_ck@2bc�����������=�������������ti,divider-clock������������1���8�������������������'�������������¼���������9���������P������gmii_m_clk_div����������=�������������fixed-factor-clock����������1���9����������������������������hdmi_clk2_div�����������=�������������fixed-factor-clock����������1���0����������������������������hdmi_div_clk������������=�������������fixed-factor-clock����������1���0����������������������������l3_iclk_div@100���������=�������������ti,divider-clock�����������������������J����������������������1������������g�������� ��� ������l4_root_clk_div���������=�������������fixed-factor-clock����������1��� ������������������������������ ���������video1_clk2_div���������=�������������fixed-factor-clock����������1���:����������������������������video1_div_clk����������=�������������fixed-factor-clock����������1���:����������������������������video2_clk2_div���������=�������������fixed-factor-clock����������1���;����������������������������video2_div_clk����������=�������������fixed-factor-clock����������1���;����������������������������ipu1_gfclk_mux@520����������=���������� ���ti,mux-clock������������1������<��������J������������� ��������}���=��������¢���<�������� ���=������dummy_ck������������=�������������fixed-clock���������÷�������������clockdomains����������mpu_cm@300�����������ti,omap4-cm������������������������������������������������Ø�������������clk@20�����������ti,clkctrl������������� �����������=������������ipu_cm@500�����������ti,omap4-cm������������������������������������������������Ø�������������clk@40�����������ti,clkctrl�������������@���D��������=����������� ���¬���������rtc_cm@700�����������ti,omap4-cm������������������������������������������������Ø�������������clk@40�����������ti,clkctrl�������������@�����������=���������������cm_core@8000�������������ti,dra7-cm-core�simple-bus�������������������������������������€���0���������Ø������€���0����clocks�������������������������������dpll_pcie_ref_ck@200������������=�������������ti,omap4-dpll-clock���������1������������������������������� ���>������dpll_pcie_ref_m2ldo_ck@210����������=�������������ti,divider-clock������������1���>�������������������'����������������������9���������P�������� ���?������apll_pcie_in_clk_mux@4ae06118��������� ���ti,mux-clock������������1���?���@��������=�������������������������J����������� ���A������apll_pcie_ck@21c������������=�������������ti,dra7-apll-clock����������1���A���>������������ �������� ���B������optfclk_pciephy_div@4a00821c�������������ti,divider-clock������������1���B��������=����������������������¹��������������J���������������������� ���������apll_pcie_clkvcoldo���������=�������������fixed-factor-clock����������1���B����������������������������apll_pcie_clkvcoldo_div���������=�������������fixed-factor-clock����������1���B����������������������������apll_pcie_m2_ck���������=�������������fixed-factor-clock����������1���B������������������������������ ���j������dpll_per_byp_mux@14c������������=���������� ���ti,mux-clock������������1������C��������J�������������L�������� ���D������dpll_per_ck@140���������=�������������ti,omap4-dpll-clock���������1������D����������@��D��L��H�������� ���E������dpll_per_m2_ck@150����������=�������������ti,divider-clock������������1���E�������������������'�������������P���������9���������P�������� ���F������func_96m_aon_dclk_div�����������=�������������fixed-factor-clock����������1���F������������������������������ ���x������dpll_usb_byp_mux@18c������������=���������� ���ti,mux-clock������������1������G��������J�������������Œ�������� ���H������dpll_usb_ck@180���������=�������������ti,omap4-dpll-j-type-clock����������1������H����������€��„��Œ��ˆ�������� ���I������dpll_usb_m2_ck@190����������=�������������ti,divider-clock������������1���I�������������������'����������������������9���������P�������� ���M������dpll_pcie_ref_m2_ck@210���������=�������������ti,divider-clock������������1���>�������������������'����������������������9���������P�������� ���i������dpll_per_x2_ck����������=�������������ti,omap4-dpll-x2-clock����������1���E�������� ���J������dpll_per_h11x2_ck@158�����������=�������������ti,divider-clock������������1���J�����������?��������'�������������X���������9���������P�������� ���K������dpll_per_h12x2_ck@15c�����������=�������������ti,divider-clock������������1���J�����������?��������'�������������\���������9���������P������dpll_per_h13x2_ck@160�����������=�������������ti,divider-clock������������1���J�����������?��������'�������������`���������9���������P������dpll_per_h14x2_ck@164�����������=�������������ti,divider-clock������������1���J�����������?��������'�������������d���������9���������P�������� ���R������dpll_per_m2x2_ck@150������������=�������������ti,divider-clock������������1���J�������������������'�������������P���������9���������P�������� ���L������dpll_usb_clkdcoldo����������=�������������fixed-factor-clock����������1���I������������������������������ ���O������func_128m_clk�����������=�������������fixed-factor-clock����������1���K����������������������������func_12m_fclk�����������=�������������fixed-factor-clock����������1���L����������������������������func_24m_clk������������=�������������fixed-factor-clock����������1���F����������������������������func_48m_fclk�����������=�������������fixed-factor-clock����������1���L����������������������������func_96m_fclk�����������=�������������fixed-factor-clock����������1���L����������������������������l3init_60m_fclk@104���������=�������������ti,divider-clock������������1���M������������������¹������������clkout2_clk@6b0���������=�������������ti,gate-clock�����������1���N��������J�������������°������l3init_960m_gfclk@6c0�����������=�������������ti,gate-clock�����������1���O��������J�������������À������usb_phy1_always_on_clk32k@640�����������=�������������ti,gate-clock�����������1���P��������J�������������@�������� ���Ÿ������usb_phy2_always_on_clk32k@688�����������=�������������ti,gate-clock�����������1���P��������J�������������ˆ�������� ���¡������usb_phy3_always_on_clk32k@698�����������=�������������ti,gate-clock�����������1���P��������J�������������˜�������� ���¢������gpu_core_gclk_mux@1220����������=���������� ���ti,mux-clock������������1���Q���R���(��������J������������� ��������}���S��������¢���(�������� ���S������gpu_hyd_gclk_mux@1220�����������=���������� ���ti,mux-clock������������1���Q���R���(��������J������������� ��������}���T��������¢���(�������� ���T������l3instr_ts_gclk_div@e50���������=�������������ti,divider-clock������������1���U��������J�������������P��������¹��������� ������vip1_gclk_mux@1020����������=���������� ���ti,mux-clock������������1��� ���V��������J������������� ������vip2_gclk_mux@1028����������=���������� ���ti,mux-clock������������1��� ���V��������J�������������(������vip3_gclk_mux@1030����������=���������� ���ti,mux-clock������������1��� ���V��������J�������������0���������clockdomains�������coreaon_clkdm������������ti,clockdomain����������1���I���������coreaon_cm@600�����������ti,omap4-cm������������������������������������������������Ø�������������clk@20�����������ti,clkctrl������������� �����������=����������� ���£���������l3main1_cm@700�����������ti,omap4-cm������������������������������������������������Ø�������������clk@20�����������ti,clkctrl������������� ���t��������=������������dma_cm@a00�����������ti,omap4-cm����������� �������������������������������������Ø������ �������clk@20�����������ti,clkctrl������������� �����������=������������emif_cm@b00����������ti,omap4-cm������������������������������������������������Ø�������������clk@20�����������ti,clkctrl������������� �����������=������������atl_cm@c00�����������ti,omap4-cm������������������������������������������������Ø�������������clk@0������������ti,clkctrl�������������������������=����������� ������������l4cfg_cm@d00�������������ti,omap4-cm����������� �������������������������������������Ø������ �������clk@20�����������ti,clkctrl������������� ���„��������=������������l3instr_cm@e00�����������ti,omap4-cm������������������������������������������������Ø�������������clk@20�����������ti,clkctrl������������� �����������=������������dss_cm@1100����������ti,omap4-cm������������������������������������������������Ø�������������clk@20�����������ti,clkctrl������������� �����������=����������� ���µ���������l3init_cm@1300�����������ti,omap4-cm������������������������������������������������Ø�������������clk@20�����������ti,clkctrl������������� ���Ô��������=����������� ���›���������l4per_cm@1700������������ti,omap4-cm������������������������������������������������Ø�������������clk@0������������ti,clkctrl������������������������=�����������}���W��h�����������¢���X�������� ���W���������������l4@4ae00000����������ti,dra7-l4-wkup�simple-bus�����������������������������������Ø����Jà���ð����counter@4000�������������ti,omap-counter32k������������@����@��������Îcounter_32k�������prm@6000�������������ti,dra7-prm�simple-bus������������`���0����������Ô�������������������������������������������Ø������`���0����clocks�������������������������������sys_clkin1@110����������=���������� ���ti,mux-clock������������1���Y���Z���[���\���]���^���_�������������������9�������� ���������abe_dpll_sys_clk_mux@118������������=���������� ���ti,mux-clock������������1������`������������������ ���a������abe_dpll_bypass_clk_mux@114���������=���������� ���ti,mux-clock������������1���a���P������������������ ���������abe_dpll_clk_mux@10c������������=���������� ���ti,mux-clock������������1���a���P������������������ ���������abe_24m_fclk@11c������������=�������������ti,divider-clock������������1���������������������¹�������������� ���X������aess_fclk@178�����������=�������������ti,divider-clock������������1���b����������x������������������� ���c������abe_giclk_div@174�����������=�������������ti,divider-clock������������1���c����������t�����������������abe_lp_clk_div@1d8����������=�������������ti,divider-clock������������1�������������Ø��������¹������ �������� ���ƒ������abe_sys_clk_div@120���������=�������������ti,divider-clock������������1������������� �����������������adc_gfclk_mux@1dc�����������=���������� ���ti,mux-clock������������1������`���P����������Ü������sys_clk1_dclk_div@1c8�����������=�������������ti,divider-clock������������1��������������@����������È���������g�������� ���l������sys_clk2_dclk_div@1cc�����������=�������������ti,divider-clock������������1���`�����������@����������Ì���������g�������� ���m������per_abe_x1_dclk_div@1bc���������=�������������ti,divider-clock������������1���d�����������@����������¼���������g�������� ���n������dsp_gclk_div@18c������������=�������������ti,divider-clock������������1���!�����������@����������Œ���������g�������� ���p������gpu_dclk@1a0������������=�������������ti,divider-clock������������1���(�����������@���������� ���������g�������� ���r������emif_phy_dclk_div@190�����������=�������������ti,divider-clock������������1���e�����������@�������������������g�������� ���t������gmac_250m_dclk_div@19c����������=�������������ti,divider-clock������������1���f�����������@����������œ���������g�������� ���g������gmac_main_clk�����������=�������������fixed-factor-clock����������1���g������������������������������ ���¯������l3init_480m_dclk_div@1ac������������=�������������ti,divider-clock������������1���M�����������@����������¬���������g�������� ���y������usb_otg_dclk_div@184������������=�������������ti,divider-clock������������1���h�����������@����������„���������g�������� ���z������sata_dclk_div@1c0�����������=�������������ti,divider-clock������������1��������������@����������À���������g�������� ���{������pcie2_dclk_div@1b8����������=�������������ti,divider-clock������������1���i�����������@����������¸���������g�������� ���|������pcie_dclk_div@1b4�����������=�������������ti,divider-clock������������1���j�����������@����������´���������g�������� ���}������emu_dclk_div@194������������=�������������ti,divider-clock������������1��������������@����������”���������g�������� ���~������secure_32k_dclk_div@1c4���������=�������������ti,divider-clock������������1���k�����������@����������Ä���������g�������� ���������clkoutmux0_clk_mux@158����������=���������� ���ti,mux-clock����������X��1���l���m���n���o���p���q���r���s���t���g���u���v���w���x���y���z���{���|���}���~������€����������X������clkoutmux1_clk_mux@15c����������=���������� ���ti,mux-clock����������X��1���l���m���n���o���p���q���r���s���t���g���u���v���w���x���y���z���{���|���}���~������€����������\������clkoutmux2_clk_mux@160����������=���������� ���ti,mux-clock����������X��1���l���m���n���o���p���q���r���s���t���g���u���v���w���x���y���z���{���|���}���~������€����������`�������� ���N������custefuse_sys_gfclk_div���������=�������������fixed-factor-clock����������1�������������������������������eve_clk@180���������=���������� ���ti,mux-clock������������1���4���7����������€������hdmi_dpll_clk_mux@164�����������=���������� ���ti,mux-clock������������1������`����������d������mlb_clk@134���������=�������������ti,divider-clock������������1��������������@����������4���������g������mlbp_clk@130������������=�������������ti,divider-clock������������1���‚�����������@����������0���������g������per_abe_x1_gfclk2_div@138�����������=�������������ti,divider-clock������������1���d�����������@����������8���������g������timer_sys_clk_div@144�����������=�������������ti,divider-clock������������1�������������D������������������� ���������video1_dpll_clk_mux@168���������=���������� ���ti,mux-clock������������1������`����������h������video2_dpll_clk_mux@16c���������=���������� ���ti,mux-clock������������1������`����������l������wkupaon_iclk_mux@108������������=���������� ���ti,mux-clock������������1������ƒ������������������ ���U���������clockdomains����������wkupaon_cm@1800����������ti,omap4-cm������������������������������������������������Ø�������������clk@20�����������ti,clkctrl������������� ���l��������=����������� ���Œ������������scm_conf@c000������������syscon������������À������������ ������������axi@0������������simple-bus�����������������������������������ØQ���Q�����0����� ���������������ß���pcie@51000000�����������Q����� �Q� ���L����� ���������Årc_dbics�ti_conf�config����������Ô�������è����������é������������������������������������pci�������0��Ø�������������0��������‚������� 0��0�����þÐ���������Ï�������ÿ���������ô�����������Ù�����������ã������������Îpcie1�����������ô���„������ ��ùpcie-phy0��������������������������������`��������������������…���������������������…���������������������…���������������������…�����������$���†������������ ���Ídisabled�������������ti,dra746-pcie-rc�ti,dra7-pcie�����interrupt-controller��������������ß�����������������������ô����������� ���…���������pcie_ep@51000000���������� ��Q������(Q� ���LQ�����(������������&��Åep_dbics�ti_conf�ep_dbics2�addr_space������������Ô�������è�����������Ù�����������?�����������N�����������Îpcie1�����������ô���„������ ��ùpcie-phy0�����������$���†������������ ���Ídisabled����������"���ti,dra746-pcie-ep�ti,dra7-pcie-ep������������axi@1������������simple-bus�����������������������������������ØQ€��Q€����0�����0���������������ß������ ���Ídisabled�������pcie@51800000�����������Q€���� �Q€ ���L����� ���������Årc_dbics�ti_conf�config����������Ô������c���������d������������������������������������pci�������0��Ø�������������0��������‚�������00��0�����þÐ���������Ï�������ÿ���������ô�����������Ù�����������ã�����������Îpcie2�����������ô���‡������ ��ùpcie-phy0��������������������������������`��������������������ˆ���������������������ˆ���������������������ˆ���������������������ˆ�����������$���†���������������ti,dra746-pcie-rc�ti,dra7-pcie�����interrupt-controller��������������ß�����������������������ô����������� ���ˆ������������ocmcram@40300000���������� ���mmio-sram�����������@0�������������Ø����@0���������������������������������sram-hs@0������������ti,secure-ram����������������������������ocmcram@40400000���������� ���Ídisabled���������� ���mmio-sram�����������@@�������������Ø����@@������������������������������������ocmcram@40500000���������� ���Ídisabled���������� ���mmio-sram�����������@P�������������Ø����@P������������������������������������bandgap@4a0021e0����������0��J�!à���J�#,���J�#€���,J�#À���<J�%d���J�%t���P���������ti,dra752-bandgap������������Ô�������y�����������]����������� ���º������dsp_system@40d00000����������syscon����������@Ð������������� ���—������padconf@4844a000�������������ti,dra7-iodelay���������HD ��� ����������������������������������W���������dma-controller@4a056000����������ti,omap4430-sdma������������J`����������0���Ô��������������������������� ���������� �����������Ã�����������s��� ��������Î�����������Îdma_system���������� ���������edma@43300000������������ti,edma3-tpcc�����������Îtpcc������������C0����������� ��Åedma3_cc����������$���Ô������i���������h���������g���������'��€edma3_ccint�edma3_mperr�edma3_ccerrint����������Î���@��������Ã��������������‰������Š������������ ���������tptc@43400000������������ti,edma3-tptc�����������Îtptc0�����������C@��������������Ô������r�����������€edma3_tcerrint���������� ���‰������tptc@43500000������������ti,edma3-tptc�����������Îtptc1�����������CP��������������Ô������s�����������€edma3_tcerrint���������� ���Š������gpio@4ae10000������������ti,omap4-gpio�����������Já��������������Ô������������������Îgpio1������������™��������©�������������ß���������ô����������� ���‘������gpio@48055000������������ti,omap4-gpio�����������HP�������������Ô������������������Îgpio2������������™��������©�������������ß���������ô������������Íokay�������������µ�������� ���¾������gpio@48057000������������ti,omap4-gpio�����������Hp�������������Ô������������������Îgpio3������������™��������©�������������ß���������ô������������Íokay�������������µ������gpio@48059000������������ti,omap4-gpio�����������H�������������Ô������������������Îgpio4������������™��������©�������������ß���������ô���������gpio@4805b000������������ti,omap4-gpio�����������H°�������������Ô������������������Îgpio5������������™��������©�������������ß���������ô���������gpio@4805d000������������ti,omap4-gpio�����������HÐ�������������Ô������������������Îgpio6������������™��������©�������������ß���������ô���������gpio@48051000������������ti,omap4-gpio�����������H�������������Ô������������������Îgpio7������������™��������©�������������ß���������ô���������gpio@48053000������������ti,omap4-gpio�����������H0�������������Ô�������t�����������Îgpio8������������™��������©�������������ß���������ô���������serial@4806a000����������ti,dra742-uart�ti,omap4-uart������������H ������������ê����������C�����������Îuart1�����������÷Ül������� ���Ídisabled������������É���‹���1���‹���2��������Îtx�rx���������serial@4806c000����������ti,dra742-uart�ti,omap4-uart������������HÀ�������������Ô�������D�����������Îuart2�����������÷Ül������� ���Ídisabled������������É���‹���3���‹���4��������Îtx�rx���������serial@48020000����������ti,dra742-uart�ti,omap4-uart������������H��������������Ô�������E�����������Îuart3�����������÷Ül������� ���Ídisabled������������É���‹���5���‹���6��������Îtx�rx���������serial@4806e000����������ti,dra742-uart�ti,omap4-uart������������Hà�������������Ô�������A�����������Îuart4�����������÷Ül������� ���Ídisabled������������É���‹���7���‹���8��������Îtx�rx���������serial@48066000����������ti,dra742-uart�ti,omap4-uart������������H`�������������Ô�������d�����������Îuart5�����������÷Ül������� ���Ídisabled������������É���‹���?���‹���@��������Îtx�rx���������serial@48068000����������ti,dra742-uart�ti,omap4-uart������������H€�������������Ô�������e�����������Îuart6�����������÷Ül������� ���Ídisabled������������É���‹���O���‹���P��������Îtx�rx���������serial@48420000����������ti,dra742-uart�ti,omap4-uart������������HB��������������Ô�������Ú�����������Îuart7�����������÷Ül������� ���Ídisabled����������serial@48422000����������ti,dra742-uart�ti,omap4-uart������������HB �������������Ô�������Û�����������Îuart8�����������÷Ül������� ���Ídisabled����������serial@48424000����������ti,dra742-uart�ti,omap4-uart������������HB@�������������Ô�������Ü�����������Îuart9�����������÷Ül������� ���Ídisabled����������serial@4ae2b000����������ti,dra742-uart�ti,omap4-uart������������Jâ°�������������Ô�������Ý�����������Îuart10����������÷Ül������� ���Ídisabled����������mailbox@4a0f4000�������������ti,omap4-mailbox������������J@����������$���Ô�����������������‡����������†��������� ��Îmailbox1������������Ø�����������ä�����������ö��������� ���Ídisabled����������mailbox@4883a000�������������ti,omap4-mailbox������������Hƒ ����������0���Ô�������í����������î����������ï����������ð��������� ��Îmailbox2������������Ø�����������ä�����������ö��������� ���Ídisabled����������mailbox@4883c000�������������ti,omap4-mailbox������������HƒÀ����������0���Ô�������ñ����������ò����������ó����������ô��������� ��Îmailbox3������������Ø�����������ä�����������ö��������� ���Ídisabled����������mailbox@4883e000�������������ti,omap4-mailbox������������Hƒà����������0���Ô�������õ����������ö����������÷����������ø��������� ��Îmailbox4������������Ø�����������ä�����������ö��������� ���Ídisabled����������mailbox@48840000�������������ti,omap4-mailbox������������H„�����������0���Ô�������ù����������ú����������û����������ü��������� ��Îmailbox5������������Ø�����������ä�����������ö������������Íokay�������mbox_ipu1_ipc3x��������������������������������������������Íokay����������mbox_dsp1_ipc3x��������������������������������������������Íokay�������������mailbox@48842000�������������ti,omap4-mailbox������������H„ ����������0���Ô�������ý����������þ����������ÿ������������������� ��Îmailbox6������������Ø�����������ä�����������ö������������Íokay�������mbox_ipu2_ipc3x��������������������������������������������Íokay����������mbox_dsp2_ipc3x��������������������������������������������Íokay�������������mailbox@48844000�������������ti,omap4-mailbox������������H„@����������0���Ô������������������������������������������ ��Îmailbox7������������Ø�����������ä�����������ö��������� ���Ídisabled����������mailbox@48846000�������������ti,omap4-mailbox������������H„`����������0���Ô������������������������������������������ ��Îmailbox8������������Ø�����������ä�����������ö��������� ���Ídisabled����������mailbox@4885e000�������������ti,omap4-mailbox������������H…à����������0���Ô������ ��������� ��������������������������� ��Îmailbox9������������Ø�����������ä�����������ö��������� ���Ídisabled����������mailbox@48860000�������������ti,omap4-mailbox������������H†�����������0���Ô������ ������������������������������������ ��Îmailbox10�����������Ø�����������ä�����������ö��������� ���Ídisabled����������mailbox@48862000�������������ti,omap4-mailbox������������H† ����������0���Ô������������������������������������������ ��Îmailbox11�����������Ø�����������ä�����������ö��������� ���Ídisabled����������mailbox@48864000�������������ti,omap4-mailbox������������H†@����������0���Ô������������������������������������������ ��Îmailbox12�����������Ø�����������ä�����������ö��������� ���Ídisabled����������mailbox@48802000�������������ti,omap4-mailbox������������H€ ����������0���Ô������{���������|���������}���������~��������� ��Îmailbox13�����������Ø�����������ä�����������ö��������� ���Ídisabled����������timer@4ae18000�����������ti,omap5430-timer�����������Já€����€���������Ô������� �����������Îtimer1�������������������8fck���������1���Œ��� ���������timer@48032000�����������ti,omap5430-timer�����������H ����€���������Ô�������!�����������Îtimer2����������8fck���������1���W���8���������timer@48034000�����������ti,omap5430-timer�����������H@����€���������Ô�������"�����������Îtimer3����������8fck���������1���W���@�����������}���W���@�����������¢���������timer@48036000�����������ti,omap5430-timer�����������H`����€���������Ô�������#�����������Îtimer4����������8fck���������1���W���H�����������}���W���H�����������¢���������timer@48820000�����������ti,omap5430-timer�����������H‚�����€���������Ô�������$�����������Îtimer5��������timer@48822000�����������ti,omap5430-timer�����������H‚ ����€���������Ô�������%�����������Îtimer6��������timer@48824000�����������ti,omap5430-timer�����������H‚@����€���������Ô�������&�����������Îtimer7��������timer@48826000�����������ti,omap5430-timer�����������H‚`����€���������Ô�������'�����������Îtimer8��������timer@4803e000�����������ti,omap5430-timer�����������Hà����€���������Ô�������(�����������Îtimer9��������timer@48086000�����������ti,omap5430-timer�����������H`����€���������Ô�������)�����������Îtimer10�������timer@48088000�����������ti,omap5430-timer�����������H€����€���������Ô�������*�����������Îtimer11�������timer@4ae20000�����������ti,omap5430-timer�����������Jâ�����€���������Ô�������Z�����������Îtimer12�������������������-������timer@48828000�����������ti,omap5430-timer�����������H‚€����€���������Ô������S�����������Îtimer13�������timer@4882a000�����������ti,omap5430-timer�����������H‚ ����€���������Ô������T�����������Îtimer14�������timer@4882c000�����������ti,omap5430-timer�����������H‚À����€���������Ô������U�����������Îtimer15�������timer@4882e000�����������ti,omap5430-timer�����������H‚à����€���������Ô������V�����������Îtimer16�������wdt@4ae14000���������� ���ti,omap3-wdt������������Já@����€���������Ô�������K��������� ��Îwd_timer2���������spinlock@4a0f6000������������ti,omap4-hwspinlock���������J`���������� ��Îspinlock������������=���������dmm@4e000000���������� ���ti,omap5-dmm������������N���������������Ô�������l�����������Îdmm�������i2c@48070000���������� ���ti,omap4-i2c������������H��������������Ô�������3�������������������������������������Îi2c1�������������Íokay������������Kdefault���������Y���Ž��������÷�€������i2c@48072000���������� ���ti,omap4-i2c������������H �������������Ô�������4�������������������������������������Îi2c2���������� ���Ídisabled����������i2c@48060000���������� ���ti,omap4-i2c������������H��������������Ô�������8�������������������������������������Îi2c3�������������Íokay������������Kdefault���������Y�����������÷�€������i2c@4807a000���������� ���ti,omap4-i2c������������H �������������Ô�������9�������������������������������������Îi2c4�������������Íokay������������Kdefault���������Y�����������÷�€���tps659038@58���������� ���ti,tps659038���������������X���������&���‘���������Ô���������������Kdefault���������Y���’���������ô�������������ß���������c�������� ���“���tps659038_pmic�����������ti,tps659038-pmic������regulators�����smps12����������þsmps12���������� �øP��������%�Ð���������~���������’�������� ���������smps3�����������þsmps3����������� �ã`��������%�ã`���������~���������’������smps45����������þsmps45���������� �øP��������%�Ð���������~���������’������smps6�����������þsmps6����������� �øP��������%�Ð���������~���������’������smps7�����������þsmps7����������� �øP��������%�³@���������~���������’������smps8�����������þsmps8����������� �øP��������%�Ð���������~���������’������smps9�����������þsmps9����������� �2Z ��������%�2Z ���������~���������’������ldo1������������þldo1������������ �w@��������%�2Z ���������’���������~������ldo2������������þldo2������������ �w@��������%�w@���������~���������’������ldo3������������þldo3������������ �w@��������%�w@���������~���������’������ldo4������������þldo4������������ �w@��������%�w@���������~���������’������ldo9������������þldo9������������ ���������%����������~���������’������ldoln�����������þldoln����������� �w@��������%�w@���������~���������’������ldousb����������þldousb���������� �2Z ��������%�2Z ���������~���������’�������� ��� ������������tps659038_pwr_button�������������ti,palmas-pwrbutton����������&���“���������Ô���������������¤��������²���������tps659038_gpio�����������ti,palmas-gpio�����������™��������©������������rtc@56�����������emmicro,em3027�������������V������atmel@50�������������atmel,24c08������������P��������Ï���������wm8731@1a�����������Ø�������������wlf,wm8731����������������������Íokay������������ ���Á���������i2c@4807c000���������� ���ti,omap4-i2c������������HÀ�������������Ô�������7�������������������������������������Îi2c5���������� ���Ídisabled����������mmc@4809c000�������������ti,dra7-sdhci�����������H À�������������Ô�������N�����������Îmmc1���������� ���Ídisabled������������é���”��������öq°�������������������������1w@480b2000����������ti,omap3-1w���������H �������������Ô�������5�����������Îhdq1w���������mmc@480b4000�������������ti,dra7-sdhci�����������H@�������������Ô�������Q�����������Îmmc2�������������Íokay������������öq°�������������������������.��������������������������Kdefault���������Y���•��������=���–��������I������������S���������d������mmc@480ad000�������������ti,dra7-sdhci�����������H Ð�������������Ô�������Y�����������Îmmc3���������� ���Ídisabled������������öÐ��������������@��������mmc@480d1000�������������ti,dra7-sdhci�����������H �������������Ô�������[�����������Îmmc4���������� ���Ídisabled������������öq°��������������@��������mmu@40d01000�������������ti,dra7-dsp-iommu�����������@Ð�������������Ô���������������� ��Îmmu0_dsp1�����������{������������ˆ���—���������� ���Ídisabled����������mmu@40d02000�������������ti,dra7-dsp-iommu�����������@Ð �������������Ô�������‘��������� ��Îmmu1_dsp1�����������{������������ˆ���—��������� ���Ídisabled����������mmu@58882000�������������ti,dra7-iommu�����������Xˆ �������������Ô������‹��������� ��Îmmu_ipu1������������{�������������œ������ ���Ídisabled����������mmu@55082000�������������ti,dra7-iommu�����������U �������������Ô������Œ��������� ��Îmmu_ipu2������������{�������������œ������ ���Ídisabled����������regulator-abb-mpu��������� ���ti,abb-v3�����������þabb_mpu������������������������������������1�����������²���2��������Ã���������(��Jà}Ü���Jà}à���Jà`���J�; ���JàÁX���������D��Åsetup-address�control-address�int-address�efuse-address�ldo-address���������Ó���€��������ì��������������������H���, ���������������ð���³@��������������ð���v��������������ð���������� ���������regulator-abb-ivahd������� ���ti,abb-v3��������� ��þabb_ivahd��������������������������������������1�����������²���2��������Ã���������(��Jà~4���Jà~$���Jà`���J�%Ì���J�$p���������D��Åsetup-address�control-address�int-address�efuse-address�ldo-address���������Ó@�����������ì��������������������H������������������ð���Œ0��������������ð���Ð��������������ð��������regulator-abb-dspeve���������� ���ti,abb-v3�����������þabb_dspeve�������������������������������������1�����������²���2��������Ã���������(��Jà~0���Jà~ ���Jà`���J�%à���J�$l���������D��Åsetup-address�control-address�int-address�efuse-address�ldo-address���������Ó �����������ì��������������������H������������������ð���Œ0��������������ð���Ð��������������ð��������regulator-abb-gpu��������� ���ti,abb-v3�����������þabb_gpu������������������������������������1�����������²���2��������Ã���������(��Jà}ä���Jà}è���Jà`���J�;���JàÁT���������D��Åsetup-address�control-address�int-address�efuse-address�ldo-address���������Ó�����������ì��������������������H���¡Ð���������������ð���v��������������ð���ˆ���������������ð��������spi@48098000�������������ti,omap4-mcspi����������H €�������������Ô�������<�������������������������������������Îmcspi1����������$���������@��É���‹���#���‹���$���‹���%���‹���&���‹���'���‹���(���‹���)���‹���*������ ��Îtx0�rx0�tx1�rx1�tx2�rx2�tx3�rx3������� ���Ídisabled����������spi@4809a000�������������ti,omap4-mcspi����������H �������������Ô�������=�������������������������������������Îmcspi2����������$��������� ��É���‹���+���‹���,���‹���-���‹���.��������Îtx0�rx0�tx1�rx1������� ���Ídisabled����������spi@480b8000�������������ti,omap4-mcspi����������H€�������������Ô�������V�������������������������������������Îmcspi3����������$�����������É���‹������‹�����������Îtx0�rx0������� ���Ídisabled����������spi@480ba000�������������ti,omap4-mcspi����������H �������������Ô�������+�������������������������������������Îmcspi4����������$�����������É���‹���F���‹���G��������Îtx0�rx0������� ���Ídisabled����������spi@4b300000�������������ti,dra7xxx-qspi���������K0�����\��������������Åqspi_base�qspi_mmap���������2��� ��X����������������������������������Îqspi������������1���W��8�����������8fck���������+������������Ô������W������������Íokay������������Kdefault���������Y���˜��������EÜl����spi_flash@0�����������������������������������spansion,m25p80�jedec,spi-nor�����������������������EÜl����partition@0���������Wuboot������������������������partition@c0000���������Wuboot environment�����������������������partition@100000���������� ��Wreserved����������������������������touchscreen@1�����������Kdefault���������Y���™���������ti,ads7846����������]���š�������������������E�ã`���������&���‘���������Ô���������������h���‘���������������u������������~ÿ����������‡������������ÿ����������™�´����������©�ÿ����������¹�����������É� ����������Ù������������¤���������ocp2scp@4a090000�������������ti,omap-ocp2scp�����������������������������������Ø��������J ����� ������ ��Îocp2scp3�������phy@4a096000�������������ti,phy-pipe3-sata�����������J `����€J d����dJ h����@��������Åphy_rx�phy_tx�pll_ctrl����������é��� ��t��������1������›���h�����������8sysclk�refclk�����������ú��� ��ü�������� ������������ ���ž������pciephy@4a094000�������������ti,phy-pipe3-pcie�����������J @����€J D����d��������Åphy_rx�phy_tx�����������é���œ��������������œ���������4��1���>���?���›���������›������ ���›������ ������������;��8dpll_ref�dpll_ref_m2�wkupclk�refclk�div-clk�phy-div�sysclk���������� ������������ ���„������pciephy@4a095000�������������ti,phy-pipe3-pcie�����������J P����€J T����d��������Åphy_rx�phy_tx�����������é���œ��� �����������œ���������4��1���>���?���›���˜������›���˜��� ���›���˜��� ������������;��8dpll_ref�dpll_ref_m2�wkupclk�refclk�div-clk�phy-div�sysclk���������� ���������� ���Ídisabled������������ ���‡���������sata@4a141100������������snps,dwc-ahci�����������J�����J�������������Ô�������1�����������ô���ž������ ��ùsata-phy������������1���›���h�����������Îsata������������ ������������Íokay����������rtc@48838000�������������ti,am3352-rtc�����������Hƒ€�������������Ô�������Ù����������Ù�����������Îrtcss�����������1���P������ocp2scp@4a080000�������������ti,omap-ocp2scp�����������������������������������Ø��������J����� ������ ��Îocp2scp1�������phy@4a084000�������������ti,dra7x-usb2�ti,omap-usb2����������J@������������é��� �����������1���Ÿ���›���Ð�����������8wkupclk�refclk���������� ������������2��� �������� ���¤������phy@4a085000���������� ���ti,dra7x-usb2-phy2�ti,omap-usb2���������JP������������é��� ��t��������1���¡���›��� �����������8wkupclk�refclk���������� ������������2��� �������� ���¦������phy@4a084400���������� ���ti,omap-usb3������������JD����€JH����dJL����@��������Åphy_rx�phy_tx�pll_ctrl����������é��� ��p��������1���¢������›���Ð�����������8wkupclk�sysclk�refclk����������� ������������ ���¥���������target-module@4a0dd000�����������ti,sysc-omap4-sr�ti,sysc������������Îsmartreflex_core������������J Ð8�����������Åsysc������������=�����������J���������������������1���£���������������8fck����������������������������������Ø����J Ð����������target-module@4a0d9000�����������ti,sysc-omap4-sr�ti,sysc������������Îsmartreflex_mpu���������J 8�����������Åsysc������������=�����������J���������������������1���£���������������8fck����������������������������������Ø����J ����������omap_dwc3_1@48880000�������������ti,dwc3���������Îusb_otg_ss1���������Hˆ��������������Ô�������H������������������������������������X������������Ø���usb@48890000���������� ���snps,dwc3�����������H‰���p�������$���Ô�������G����������G����������H�����������€peripheral�host�otg���������ô���¤���¥��������ùusb2-phy�usb3-phy�����������bsuper-speed���������phost�������������x���������‘���������omap_dwc3_2@488c0000�������������ti,dwc3���������Îusb_otg_ss2���������HŒ��������������Ô�������W������������������������������������X������������Ø���usb@488d0000���������� ���snps,dwc3�����������H���p�������$���Ô�������I����������I����������W�����������€peripheral�host�otg���������ô���¦������ ��ùusb2-phy������������bhigh-speed����������phost�������������x���������‘���������ª���������omap_dwc3_3@48900000�������������ti,dwc3���������Îusb_otg_ss3���������H��������������Ô������X������������������������������������X������������Ø������ ���Ídisabled�������usb@48910000���������� ���snps,dwc3�����������H‘���p�������$���Ô�������X����������X���������X�����������€peripheral�host�otg���������bhigh-speed����������potg����������x���������‘���������elm@48078000�������������ti,am3352-elm�����������H€���À���������Ô������������������Îelm������� ���Ídisabled����������gpmc@50000000������������ti,am3352-gpmc����������Îgpmc������������P�����|���������Ô������������������É���§���������������Îrxtx������������Ç�����������Ó��������������������������������������ß���������ô������������™��������©��������� ���Ídisabled����������atl@4843c000�������������ti,dra7-atl���������HCÀ���ÿ��������Îatl���������å���¨���©���ª���«��������1������������������8fck������� ���Ídisabled����������mcasp@48460000�����������ti,dra7-mcasp-audio���������Îmcasp1����������HF���� �E€�������������Åmpu�dat����������Ô�������h����������g�����������€tx�rx�����������É���§���������§���€�����������Îtx�rx���������$��1���¬���������¬���������¬��������������8fck�ahclkx�ahclkr��������� ���Ídisabled����������mcasp@48464000�����������ti,dra7-mcasp-audio���������Îmcasp2����������HF@��� �EÀ�������������Åmpu�dat����������Ô�������•����������”�����������€tx�rx�����������É���§���ƒ������§���‚�����������Îtx�rx���������$��1���W��`������W��`������W��`�����������8fck�ahclkx�ahclkr��������� ���Ídisabled����������mcasp@48468000�����������ti,dra7-mcasp-audio���������Îmcasp3����������HF€��� �F��������������Åmpu�dat����������Ô�������—����������–�����������€tx�rx�����������É���§���…������§���„�����������Îtx�rx�����������1���W��h������W��h�����������8fck�ahclkx�����������Íokay������������Ø������������Kdefault�sleep�����������Y�����������ø���®�������� ������������ ����������� ���������������������� ���À������mcasp@4846c000�����������ti,dra7-mcasp-audio���������Îmcasp4����������HFÀ��� �HC`������������Åmpu�dat����������Ô�������™����������˜�����������€tx�rx�����������É���§���‡������§���†�����������Îtx�rx�����������1���W��˜������W��˜�����������8fck�ahclkx�������� ���Ídisabled����������mcasp@48470000�����������ti,dra7-mcasp-audio���������Îmcasp5����������HG���� �HC ������������Åmpu�dat����������Ô�������›����������š�����������€tx�rx�����������É���§���‰������§���ˆ�����������Îtx�rx�����������1���W��x������W��x�����������8fck�ahclkx�������� ���Ídisabled����������mcasp@48474000�����������ti,dra7-mcasp-audio���������Îmcasp6����������HG@��� �HDÀ������������Åmpu�dat����������Ô�����������������œ�����������€tx�rx�����������É���§���‹������§���Š�����������Îtx�rx�����������1���W��������W�������������8fck�ahclkx�������� ���Ídisabled����������mcasp@48478000�����������ti,dra7-mcasp-audio���������Îmcasp7����������HG€��� �HE�������������Åmpu�dat����������Ô�������Ÿ����������ž�����������€tx�rx�����������É���§���������§���Œ�����������Îtx�rx�����������1���W��������W�������������8fck�ahclkx�������� ���Ídisabled����������mcasp@4847c000�����������ti,dra7-mcasp-audio���������Îmcasp8����������HGÀ��� �HE@������������Åmpu�dat����������Ô�������¡���������� �����������€tx�rx�����������É���§���������§���Ž�����������Îtx�rx�����������1���W��������W�������������8fck�ahclkx�������� ���Ídisabled����������crossbar@4a002a48������������ti,irq-crossbar���������J�*H��0����������ß���������&������������ô����������� ��� �������� +���������� C��������� �� O����������������������ƒ���„�������� `��� ���…���‹���Œ�������� m������������ ���������ethernet@48484000������������ti,dra7-cpsw�ti,cpsw������������Îgmac������������1���¯���›���°��������� ��8fck�cpts������������ ~����������� ����������� ™�� ��������� ¥��� �������� ±����������� ¸������������ ÅxLþ�������� Õ�����������HH@����HHR���.����������������������������������� æ������0���Ô������N���������O���������P���������Q������������Ø��������Š��� ���������Íokay������������Kdefault�sleep�����������Y���°��������ø���±��������� ñ���mdio@48485000������������ti,cpsw-mdio�ti,davinci_mdio������������������������������������ ��Îdavinci_mdio������������ û�B@��������HHP������������Kdefault�sleep�����������Y���²��������ø���³�������� ���´������slave@48480200���������� ���������������� ���´������������ rgmii-txid���������� ����������slave@48480300���������� ���������������� ���´����������� rgmii-txid���������� ���������cpsw-phy-sel@4a002554������������ti,dra7xx-cpsw-phy-sel����������J�%T��������� ��Ågmii-sel�������������can@4ae3c000�������������ti,dra7-d_can�����������Îdcan1�����������JãÀ��� ��������� 3��� ��X�������������Ô�������Þ�����������1���Œ���h��������� ���Ídisabled����������can@48480000�������������ti,dra7-d_can�����������Îdcan2�����������HH���� ��������� 3��� ��X������������Ô�������á�����������1��������� ���Ídisabled����������dss@58000000�������������ti,dra7-dss������� ���Ídisabled���������� ��Îdss_core������������ B��� ��8����������������������������������Ø������(��X������€X�@T���X�C���� X�T���X�“���� ������(��Ådss�pll1_clkctrl�pll1�pll2_clkctrl�pll2�������$��1���µ����������µ����������µ������� ��������8fck�video1_clk�video2_clk������dispc@58001000�����������ti,dra7-dispc�����������X��������������Ô���������������� ��Îdss_dispc�����������1���µ���������������8fck��������� R��� ��4������encoder@58060000���������� ���ti,dra7-hdmi���������� ��X�����X����€X����€X������������Åwp�pll�phy�core����������Ô�������`��������� ���Ídisabled���������� ��Îdss_hdmi������������1���µ������� ���µ������� ��������8fck�sys_clk���������É���‹���L������ ��Îaudio_tx�������������epwmss@4843e000������� ���ti,dra746-pwmss�ti,am33xx-pwmss���������HCà����0��������Îepwmss0�������������������������������� ���Ídisabled�������������Ø���pwm@4843e200����������"���ti,dra746-ehrpwm�ti,am3352-ehrpwm����������� ]�����������HCâ����€��������1���¶��������� ��8tbclk�fck��������� ���Ídisabled����������ecap@4843e100������������ti,dra746-ecap�ti,am3352-ecap����������� ]�����������HCá����€��������1�����������8fck������� ���Ídisabled�������������epwmss@48440000������� ���ti,dra746-pwmss�ti,am33xx-pwmss���������HD�����0��������Îepwmss1�������������������������������� ���Ídisabled�������������Ø���pwm@48440200����������"���ti,dra746-ehrpwm�ti,am3352-ehrpwm����������� ]�����������HD����€��������1���·��������� ��8tbclk�fck��������� ���Ídisabled����������ecap@48440100������������ti,dra746-ecap�ti,am3352-ecap����������� ]�����������HD����€��������1�����������8fck������� ���Ídisabled�������������epwmss@48442000������� ���ti,dra746-pwmss�ti,am33xx-pwmss���������HD ����0��������Îepwmss2�������������������������������� ���Ídisabled�������������Ø���pwm@48442200����������"���ti,dra746-ehrpwm�ti,am3352-ehrpwm����������� ]�����������HD"����€��������1���¸��������� ��8tbclk�fck��������� ���Ídisabled����������ecap@48442100������������ti,dra746-ecap�ti,am3352-ecap����������� ]�����������HD!����€��������1�����������8fck������� ���Ídisabled�������������aes@4b500000���������� ���ti,omap4-aes������������Îaes1������������KP����� ���������Ô�������P�����������É���§���o�������§���n������������Îtx�rx�����������1��� ��������8fck�������aes@4b700000���������� ���ti,omap4-aes������������Îaes2������������Kp����� ���������Ô�������;�����������É���§���r�������§���q������������Îtx�rx�����������1��� ��������8fck�������des@480a5000���������� ���ti,omap4-des������������Îdes���������H P���� ���������Ô�������M�����������É���‹���u���‹���t��������Îtx�rx�����������1��� ��������8fck�������sham@53100000������������ti,omap5-sham�����������Îsham������������K�������������Ô�������.�����������É���§���w������������Îrx����������1��� ��������8fck�������rng@48090000���������� ���ti,omap4-rng������������Îrng���������H ���� ����������Ô�������/�����������1��� ��������8fck�������opp-supply@4a003b20����������ti,omap5-opp-supply���������J�; ����������� h�, �����³@����v����������� z�ã`������dsp_system@41500000����������syscon����������AP������������� ���¹������omap_dwc3_4@48940000�������������ti,dwc3���������Îusb_otg_ss4���������H”��������������Ô������Z������������������������������������X������������Ø������ ���Ídisabled�������usb@48950000���������� ���snps,dwc3�����������H•���p�������$���Ô������Y���������Y���������Z�����������€peripheral�host�otg���������bhigh-speed����������potg����������mmu@41501000�������������ti,dra7-dsp-iommu�����������AP�������������Ô�������’��������� ��Îmmu0_dsp2�����������{������������ˆ���¹���������� ���Ídisabled����������mmu@41502000�������������ti,dra7-dsp-iommu�����������AP �������������Ô�������“��������� ��Îmmu1_dsp2�����������{������������ˆ���¹��������� ���Ídisabled�������������thermal-zones������cpu_thermal��������� •���ú�������� «��ô�������� ¹���º������������ É������Ð���trips������cpu_alert����������� Ö�† �������� â��Ð��������passive��������� ���»������cpu_crit������������ Ö�ÔÀ�������� â��Ð������ ��critical�������������cooling-maps�������map0������������ í���»�������� ò���¼ÿÿÿÿÿÿÿÿ������������gpu_thermal��������� •���ú�������� «��ô�������� ¹���º����������� É������Ð���trips������gpu_crit������������ Ö�ÔÀ�������� â��Ð������ ��critical����������������core_thermal������������ •���ú�������� «��ô�������� ¹���º����������� É������Ð���trips������core_crit����������� Ö�ÔÀ�������� â��Ð������ ��critical����������������dspeve_thermal���������� •���ú�������� «��ô�������� ¹���º����������� É������Ð���trips������dspeve_crit��������� Ö�ÔÀ�������� â��Ð������ ��critical����������������iva_thermal��������� •���ú�������� «��ô�������� ¹���º����������� É������Ð���trips������iva_crit������������ Ö�ÔÀ�������� â��Ð������ ��critical�������������������pmu����������arm,cortex-a15-pmu�����������&������������Ô�������ƒ����������„���������memory@0������������memory��������������€������� ���������leds���������� ���gpio-leds�����������Kdefault���������Y���½���led0������������Wcl-som-am57x:green�������������¾������������� ��heartbeat�����������off����������fixedregulator-vdd_3v3�����������regulator-fixed���������þvdd_3v3��������� �2Z ��������%�2Z �������� ���–������fixedregulator-ads7846-reg�����������regulator-fixed���������þads7846-reg��������� �2Z ��������%�2Z �������� ���š������sound0�����������simple-audio-card�����������+CL-SOM-AM57x-Sound-Card���������Bi2s���������[���¿��������}���¿������C��œHeadphone�Headphone Jack�Microphone�Microphone Jack�Line�Line Jack��������f��¶Headphone Jack�RHPOUT�Headphone Jack�LHPOUT�LLINEIN�Line Jack�MICIN�Mic Bias�Mic Bias�Microphone Jack������simple-audio-card,cpu�����������Ð���À�������� ���¿������simple-audio-card,codec���������Ð���Á��������Ú�·������������� #address-cells�#size-cells�compatible�interrupt-parent�model�i2c0�i2c1�i2c2�i2c3�i2c4�serial0�serial1�serial2�serial3�serial4�serial5�serial6�serial7�serial8�serial9�ethernet0�ethernet1�d_can0�d_can1�spi0�status�interrupts�interrupt-controller�#interrupt-cells�reg�phandle�device_type�operating-points-v2�clocks�clock-names�clock-latency�#cooling-cells�vbb-supply�cpu0-supply�voltage-tolerance�syscon�opp-shared�opp-hz�opp-microvolt�opp-supported-hw�opp-suspend�ti,hwmods�ranges�dma-ranges�interrupts-extended�regulator-name�regulator-min-microvolt�regulator-max-microvolt�#clock-cells�ti,bit-shift�#pinctrl-cells�pinctrl-single,register-width�pinctrl-single,function-mask�pinctrl-single,pins�#syscon-cells�#dma-cells�dma-requests�ti,dma-safe-map�dma-masters�clock-frequency�clock-mult�clock-div�ti,max-div�ti,autoidle-shift�ti,index-starts-at-one�ti,invert-autoidle-bit�ti,index-power-of-two�assigned-clocks�assigned-clock-rates�assigned-clock-parents�ti,dividers�reg-names�bus-range�num-lanes�linux,pci-domain�phys�phy-names�interrupt-map-mask�interrupt-map�ti,syscon-unaligned-access�num-ib-windows�num-ob-windows�#thermal-sensor-cells�dma-channels�interrupt-names�ti,tptcs�gpio-controller�#gpio-cells�ti,no-reset-on-init�dmas�dma-names�#mbox-cells�ti,mbox-num-users�ti,mbox-num-fifos�ti,mbox-tx�ti,mbox-rx�ti,timer-alwon�ti,timer-secure�#hwlock-cells�pinctrl-names�pinctrl-0�ti,system-power-controller�regulator-always-on�regulator-boot-on�wakeup-source�ti,palmas-long-press-seconds�pagesize�#sound-dai-cells�pbias-supply�max-frequency�mmc-ddr-1_8v�mmc-ddr-3_3v�sdhci-caps-mask�mmc-hs200-1_8v�vmmc-supply�bus-width�ti,non-removable�cap-mmc-dual-data-rate�#iommu-cells�ti,syscon-mmuconfig�ti,iommu-bus-err-back�ti,settling-time�ti,clock-cycles�ti,tranxdone-status-mask�ti,ldovbb-override-mask�ti,ldovbb-vset-mask�ti,abb_info�ti,spi-num-cs�syscon-chipselects�spi-max-frequency�label�vcc-supply�pendown-gpio�ti,x-min�ti,x-max�ti,y-min�ti,y-max�ti,x-plate-ohms�ti,pressure-max�ti,debounce-max�ti,debounce-tol�ti,debounce-rep�syscon-phy-power�syscon-pllreset�#phy-cells�syscon-pcs�ports-implemented�phy-supply�ti,sysc-mask�ti,sysc-sidle�utmi-mode�maximum-speed�dr_mode�snps,dis_u3_susphy_quirk�snps,dis_u2_susphy_quirk�snps,dis_metastability_quirk�gpmc,num-cs�gpmc,num-waitpins�ti,provided-clocks�pinctrl-1�op-mode�tdm-slots�serial-dir�ti,max-irqs�ti,max-crossbar-sources�ti,reg-size�ti,irqs-reserved�ti,irqs-skip�ti,irqs-safe-map�cpdma_channels�ale_entries�bd_ram_size�mac_control�slaves�active_slave�cpts_clock_mult�cpts_clock_shift�ti,no-idle�dual_emac�bus_freq�mac-address�phy_id�phy-mode�dual_emac_res_vlan�syscon-raminit�syscon-pll-ctrl�syscon-pol�#pwm-cells�ti,efuse-settings�ti,absolute-max-voltage-uv�polling-delay-passive�polling-delay�thermal-sensors�coefficients�temperature�hysteresis�trip�cooling-device�gpios�linux,default-trigger�default-state�simple-audio-card,name�simple-audio-card,format�simple-audio-card,bitclock-master�simple-audio-card,frame-master�simple-audio-card,widgets�simple-audio-card,routing�sound-dai�system-clock-frequency�