Ð
þí��ô$���8��ë„���(������������ ��ëL�����������������������������I����headacoustics,omap3-ha-lcd�technexion,omap3-tao3530�ti,omap34xx�ti,omap3�������������������������������������+���������7���7TI OMAP3 HEAD acoustics LCD-baseboard with TAO3530 SOM�����chosen��������aliases����������=/ocp@68000000/i2c@48070000�����������B/ocp@68000000/i2c@48072000�����������G/ocp@68000000/i2c@48060000�����������L/ocp@68000000/mmc@4809c000�����������Q/ocp@68000000/mmc@480b4000�����������V/ocp@68000000/mmc@480ad000�����������[/ocp@68000000/serial@4806a000������������c/ocp@68000000/serial@4806c000������������k/ocp@68000000/serial@49020000���������	���s/display����������cpus�������������������������+�������cpu@0�������������arm,cortex-a8������������|cpu����������ˆ�������������Œ������������“cpu����������Ÿ�“à������(���­�èH�à˜�А�g8�¡ �O€�dp�`ð�	'À�™p���������¾������������pmu@54000000��������������arm,cortex-a8-pmu������������ˆT����€�����������Ê������������Õdebugss�������soc�����������ti,omap-infra������mpu�������
����ti,omap3-mpu�������������Õmpu�������iva�������
����ti,iva2.2������������Õiva����dsp�������
����ti,omap3-c64����������������ocp@68000000��������������ti,omap3-l3-smx�simple-bus�����������ˆh���������������Ê���	���
���������������������+�������������ß���������Õl3_main����l4@48000000�����������ti,omap3-l4-core�simple-bus����������������������+������������ß����H���������scm@2000��������������ti,omap3-scm�simple-bus����������ˆ�� ��� ����������������������+������������ß������ ��� ����pinmux@30��������� ����ti,omap3-padconf�pinctrl-single����������ˆ���0��8���������������������+�������������æ������������õ�������������������������������9��ÿ��������Vdefault������� ��d������������������	���
������pinmux_hsusbb2_pins�������`��n��À�����Â�����Ä����Æ����È����Ê����¤����¦����¨����ª����¬����®����������‚���������pinmux_mmc1_pins����������P��n�������������������������� ����"����$����&����������‚���ö������pinmux_mmc2_pins����������0��n��(����*����,����.����0����2����������‚���ú������pinmux_wlan_gpio������������n��^���������pinmux_uart3_pins�����������n��n��A���p������������‚���ë������pinmux_i2c3_pins������������n��’����”����������‚���ò������pinmux_mcspi1_pins�������� ��n��˜�����š������œ����ž������������‚���ó������pinmux_mcspi3_pins�������� ��n��¬�����®����°�����²����������‚���ô������pinmux_mcbsp3_pins�������� ��n��<������>�����@�����B�����������‚���ÿ������pinmux_twl4030_pins���������n��°��A��������‚���ì������pinmux_sound2_pins����������n���n���������pinmux_led_blue_pins������������n���à�����������‚���������pinmux_led_green_pins�����������n���ö�����������‚���	������pinmux_led_red_pins���������n���þ�����������‚���
������pinmux_poweroff_pins������������n��Ž�����������‚��������pinmux_powerdown_input_pins���������n������������‚���������fpga_boot0_pins������� ��n���ê�����ì������î������ð����������‚���������fpga_boot1_pins������� ��n���r�����t������v������x����������‚���������pinmux_touchscreen_irq_pins���������n��4��������pinmux_touchscreen_wake_pins������������n���ü�����������‚���������pinmux_dss_dpi_pins�������à��n���¤�������¦�������¨�������ª�������¬�������®�������°�������²�������´�������¶�������¸�������º�������¼�������¾�������À�������Â�������Ä�������Æ�������È�������Ê�������Ì�������Î�������Ð�������Ò�������Ô�������Ö�������Ø�������Ú������������‚��������pinmux_lte430_pins����������n��8�����������‚��������pinmux_backlight_pins�����������n��:�����������‚�����������scm_conf@270��������������syscon�simple-bus������������ˆ��p��0���������������������+������������ß������p��0��������‚������pbias_regulator@2b0�����������ti,pbias-omap3�ti,pbias-omap�������������ˆ��°�����������Š������pbias_mmc_omap2430����������‘pbias_mmc_omap2430���������� �w@��������¸�-ÆÀ��������‚���õ���������clocks�����������������������+�������mcbsp5_mux_fck@68�����������Ð��������������ti,composite-mux-clock�����������Œ���
�����������Ý������������ˆ���h��������‚���������mcbsp5_fck����������Ð��������������ti,composite-clock�����������Œ��������������‚��������mcbsp1_mux_fck@4������������Ð��������������ti,composite-mux-clock�����������Œ���
�����������Ý������������ˆ�����������‚���������mcbsp1_fck����������Ð��������������ti,composite-clock�����������Œ��������������‚���ü������mcbsp2_mux_fck@4������������Ð��������������ti,composite-mux-clock�����������Œ��������������Ý������������ˆ�����������‚���������mcbsp2_fck����������Ð��������������ti,composite-clock�����������Œ��������������‚���ý������mcbsp3_mux_fck@68�����������Ð��������������ti,composite-mux-clock�����������Œ���������������ˆ���h��������‚���������mcbsp3_fck����������Ð��������������ti,composite-clock�����������Œ��������������‚���þ������mcbsp4_mux_fck@68�����������Ð��������������ti,composite-mux-clock�����������Œ��������������Ý������������ˆ���h��������‚���������mcbsp4_fck����������Ð��������������ti,composite-clock�����������Œ��������������‚���������������clockdomains����������pinmux@a00�������� ����ti,omap3-padconf�pinctrl-single����������ˆ��
����\���������������������+�������������æ������������õ�������������������������������9��ÿ���pinmux_twl4030_vpins���������� ��n�����������������������������������‚���í���������������aes@480c5000����������
����ti,omap3-aes�������������Õaes����������ˆHP����P���������Ê������������ê������A������B��������ïtx�rx���������	��ùdisabled����������prm@48306000����������
����ti,omap3-prm�������������ˆH0`���@����������Ê������clocks�����������������������+�������virt_16_8m_ck�����������Ð��������������fixed-clock�����������Y���������‚��� ������osc_sys_ck@d40����������Ð����������
����ti,mux-clock�������������Œ������������������ ���������ˆ��
@��������‚���!������sys_ck@1270���������Ð��������������ti,divider-clock�������������Œ���!��������Ý�����������������������ˆ��p�����������������‚���&������sys_clkout1@d70���������Ð��������������ti,gate-clock������������Œ���!���������ˆ��
p��������Ý���������dpll3_x2_ck���������Ð��������������fixed-factor-clock�����������Œ���"��������2�����������=���������dpll3_m2x2_ck�����������Ð��������������fixed-factor-clock�����������Œ���#��������2�����������=�����������‚���%������dpll4_x2_ck���������Ð��������������fixed-factor-clock�����������Œ���$��������2�����������=���������corex2_fck����������Ð��������������fixed-factor-clock�����������Œ���%��������2�����������=�����������‚���'������wkup_l4_ick���������Ð��������������fixed-factor-clock�����������Œ���&��������2�����������=�����������‚���V������corex2_d3_fck�����������Ð��������������fixed-factor-clock�����������Œ���'��������2�����������=�����������‚���������corex2_d5_fck�����������Ð��������������fixed-factor-clock�����������Œ���'��������2�����������=�����������‚���Ž���������clockdomains�������������cm@48004000�����������ti,omap3-cm����������ˆH�@���@����clocks�����������������������+�������dummy_apb_pclk����������Ð��������������fixed-clock��������������������omap_32k_fck������������Ð��������������fixed-clock������������€���������‚���H������virt_12m_ck���������Ð��������������fixed-clock�����������·���������‚���������virt_13m_ck���������Ð��������������fixed-clock�����������Æ]@��������‚���������virt_19200000_ck������������Ð��������������fixed-clock����������$ø���������‚���������virt_26000000_ck������������Ð��������������fixed-clock����������Œº€��������‚���������virt_38_4m_ck�����������Ð��������������fixed-clock����������Ið���������‚���������dpll4_ck@d00������������Ð��������������ti,omap3-dpll-per-clock����������Œ���&���&���������ˆ��
���
 ��
D��
0��������‚���$������dpll4_m2_ck@d48���������Ð��������������ti,divider-clock�������������Œ���$�����������?���������ˆ��
H�����������������‚���(������dpll4_m2x2_mul_ck�����������Ð��������������fixed-factor-clock�����������Œ���(��������2�����������=�����������‚���)������dpll4_m2x2_ck@d00�����������Ð��������������ti,gate-clock������������Œ���)��������Ý������������ˆ��
����������G��������‚���*������omap_96m_alwon_fck����������Ð��������������fixed-factor-clock�����������Œ���*��������2�����������=�����������‚���1������dpll3_ck@d00������������Ð��������������ti,omap3-dpll-core-clock�������������Œ���&���&���������ˆ��
���
 ��
@��
0��������‚���"������dpll3_m3_ck@1140������������Ð��������������ti,divider-clock�������������Œ���"��������Ý�����������������������ˆ��@�����������������‚���+������dpll3_m3x2_mul_ck�����������Ð��������������fixed-factor-clock�����������Œ���+��������2�����������=�����������‚���,������dpll3_m3x2_ck@d00�����������Ð��������������ti,gate-clock������������Œ���,��������Ý������������ˆ��
����������G��������‚���-������emu_core_alwon_ck�����������Ð��������������fixed-factor-clock�����������Œ���-��������2�����������=�����������‚���j������sys_altclk����������Ð��������������fixed-clock����������������������‚���6������mcbsp_clks����������Ð��������������fixed-clock����������������������‚���������dpll3_m2_ck@d40���������Ð��������������ti,divider-clock�������������Œ���"��������Ý�����������������������ˆ��
@�����������������‚���#������core_ck���������Ð��������������fixed-factor-clock�����������Œ���#��������2�����������=�����������‚���.������dpll1_fck@940�����������Ð��������������ti,divider-clock�������������Œ���.��������Ý�����������������������ˆ��	@�����������������‚���/������dpll1_ck@904������������Ð��������������ti,omap3-dpll-clock����������Œ���&���/���������ˆ��	��	$��	@��	4��������‚���������dpll1_x2_ck���������Ð��������������fixed-factor-clock�����������Œ�����������2�����������=�����������‚���0������dpll1_x2m2_ck@944�����������Ð��������������ti,divider-clock�������������Œ���0��������������������ˆ��	D�����������������‚���D������cm_96m_fck����������Ð��������������fixed-factor-clock�����������Œ���1��������2�����������=�����������‚���2������omap_96m_fck@d40������������Ð����������
����ti,mux-clock�������������Œ���2���&��������Ý������������ˆ��
@��������‚���M������dpll4_m3_ck@e40���������Ð��������������ti,divider-clock�������������Œ���$��������Ý�������������� ���������ˆ��@�����������������‚���3������dpll4_m3x2_mul_ck�����������Ð��������������fixed-factor-clock�����������Œ���3��������2�����������=�����������‚���4������dpll4_m3x2_ck@d00�����������Ð��������������ti,gate-clock������������Œ���4��������Ý������������ˆ��
����������G��������‚���5������omap_54m_fck@d40������������Ð����������
����ti,mux-clock�������������Œ���5���6��������Ý������������ˆ��
@��������‚���@������cm_96m_d2_fck�����������Ð��������������fixed-factor-clock�����������Œ���2��������2�����������=�����������‚���7������omap_48m_fck@d40������������Ð����������
����ti,mux-clock�������������Œ���7���6��������Ý������������ˆ��
@��������‚���8������omap_12m_fck������������Ð��������������fixed-factor-clock�����������Œ���8��������2�����������=�����������‚���O������dpll4_m4_ck@e40���������Ð��������������ti,divider-clock�������������Œ���$����������� ���������ˆ��@�����������������‚���9������dpll4_m4x2_mul_ck�����������Ð��������������ti,fixed-factor-clock������������Œ���9��������]�����������k������������x��������‚���:������dpll4_m4x2_ck@d00�����������Ð��������������ti,gate-clock������������Œ���:��������Ý������������ˆ��
����������G���������x��������‚���‘������dpll4_m5_ck@f40���������Ð��������������ti,divider-clock�������������Œ���$�����������?���������ˆ��@�����������������‚���;������dpll4_m5x2_mul_ck�����������Ð��������������ti,fixed-factor-clock������������Œ���;��������]�����������k������������x��������‚���<������dpll4_m5x2_ck@d00�����������Ð��������������ti,gate-clock������������Œ���<��������Ý������������ˆ��
����������G���������x��������‚���r������dpll4_m6_ck@1140������������Ð��������������ti,divider-clock�������������Œ���$��������Ý��������������?���������ˆ��@�����������������‚���=������dpll4_m6x2_mul_ck�����������Ð��������������fixed-factor-clock�����������Œ���=��������2�����������=�����������‚���>������dpll4_m6x2_ck@d00�����������Ð��������������ti,gate-clock������������Œ���>��������Ý������������ˆ��
����������G��������‚���?������emu_per_alwon_ck������������Ð��������������fixed-factor-clock�����������Œ���?��������2�����������=�����������‚���k������clkout2_src_gate_ck@d70���������Ð���������� ����ti,composite-no-wait-gate-clock����������Œ���.��������Ý������������ˆ��
p��������‚���A������clkout2_src_mux_ck@d70����������Ð��������������ti,composite-mux-clock�����������Œ���.���&���2���@���������ˆ��
p��������‚���B������clkout2_src_ck����������Ð��������������ti,composite-clock�����������Œ���A���B��������‚���C������sys_clkout2@d70���������Ð��������������ti,divider-clock�������������Œ���C��������Ý��������������@���������ˆ��
p���������‹������mpu_ck����������Ð��������������fixed-factor-clock�����������Œ���D��������2�����������=�����������‚���E������arm_fck@924���������Ð��������������ti,divider-clock�������������Œ���E���������ˆ��	$�����������������emu_mpu_alwon_ck������������Ð��������������fixed-factor-clock�����������Œ���E��������2�����������=�����������‚���l������l3_ick@a40����������Ð��������������ti,divider-clock�������������Œ���.��������������������ˆ��
@�����������������‚���F������l4_ick@a40����������Ð��������������ti,divider-clock�������������Œ���F��������Ý�����������������������ˆ��
@�����������������‚���G������rm_ick@c40����������Ð��������������ti,divider-clock�������������Œ���G��������Ý�����������������������ˆ��@���������������gpt10_gate_fck@a00����������Ð��������������ti,composite-gate-clock����������Œ���&��������Ý������������ˆ��
���������‚���I������gpt10_mux_fck@a40�����������Ð��������������ti,composite-mux-clock�����������Œ���H���&��������Ý������������ˆ��
@��������‚���J������gpt10_fck�����������Ð��������������ti,composite-clock�����������Œ���I���J������gpt11_gate_fck@a00����������Ð��������������ti,composite-gate-clock����������Œ���&��������Ý������������ˆ��
���������‚���K������gpt11_mux_fck@a40�����������Ð��������������ti,composite-mux-clock�����������Œ���H���&��������Ý������������ˆ��
@��������‚���L������gpt11_fck�����������Ð��������������ti,composite-clock�����������Œ���K���L������core_96m_fck������������Ð��������������fixed-factor-clock�����������Œ���M��������2�����������=�����������‚���
������mmchs2_fck@a00����������Ð��������������ti,wait-gate-clock�����������Œ���
���������ˆ��
���������Ý�����������‚���¼������mmchs1_fck@a00����������Ð��������������ti,wait-gate-clock�����������Œ���
���������ˆ��
���������Ý�����������‚���½������i2c3_fck@a00������������Ð��������������ti,wait-gate-clock�����������Œ���
���������ˆ��
���������Ý�����������‚���¾������i2c2_fck@a00������������Ð��������������ti,wait-gate-clock�����������Œ���
���������ˆ��
���������Ý�����������‚���¿������i2c1_fck@a00������������Ð��������������ti,wait-gate-clock�����������Œ���
���������ˆ��
���������Ý�����������‚���À������mcbsp5_gate_fck@a00���������Ð��������������ti,composite-gate-clock����������Œ�����������Ý���
���������ˆ��
���������‚���������mcbsp1_gate_fck@a00���������Ð��������������ti,composite-gate-clock����������Œ�����������Ý���	���������ˆ��
���������‚���������core_48m_fck������������Ð��������������fixed-factor-clock�����������Œ���8��������2�����������=�����������‚���N������mcspi4_fck@a00����������Ð��������������ti,wait-gate-clock�����������Œ���N���������ˆ��
���������Ý�����������‚���Á������mcspi3_fck@a00����������Ð��������������ti,wait-gate-clock�����������Œ���N���������ˆ��
���������Ý�����������‚���Â������mcspi2_fck@a00����������Ð��������������ti,wait-gate-clock�����������Œ���N���������ˆ��
���������Ý�����������‚���Ã������mcspi1_fck@a00����������Ð��������������ti,wait-gate-clock�����������Œ���N���������ˆ��
���������Ý�����������‚���Ä������uart2_fck@a00�����������Ð��������������ti,wait-gate-clock�����������Œ���N���������ˆ��
���������Ý�����������‚���Å������uart1_fck@a00�����������Ð��������������ti,wait-gate-clock�����������Œ���N���������ˆ��
������������
��������‚���Æ������core_12m_fck������������Ð��������������fixed-factor-clock�����������Œ���O��������2�����������=�����������‚���P������hdq_fck@a00���������Ð��������������ti,wait-gate-clock�����������Œ���P���������ˆ��
���������Ý�����������‚���Ç������core_l3_ick���������Ð��������������fixed-factor-clock�����������Œ���F��������2�����������=�����������‚���Q������sdrc_ick@a10������������Ð��������������ti,wait-gate-clock�����������Œ���Q���������ˆ��
��������Ý�����������‚���’������gpmc_fck������������Ð��������������fixed-factor-clock�����������Œ���Q��������2�����������=���������core_l4_ick���������Ð��������������fixed-factor-clock�����������Œ���G��������2�����������=�����������‚���R������mmchs2_ick@a10����������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý�����������‚���È������mmchs1_ick@a10����������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý�����������‚���É������hdq_ick@a10���������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý�����������‚���Ê������mcspi4_ick@a10����������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý�����������‚���Ë������mcspi3_ick@a10����������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý�����������‚���Ì������mcspi2_ick@a10����������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý�����������‚���Í������mcspi1_ick@a10����������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý�����������‚���Î������i2c3_ick@a10������������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý�����������‚���Ï������i2c2_ick@a10������������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý�����������‚���Ð������i2c1_ick@a10������������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý�����������‚���Ñ������uart2_ick@a10�����������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý�����������‚���Ò������uart1_ick@a10�����������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
�����������
��������‚���Ó������gpt11_ick@a10�����������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý�����������‚���Ô������gpt10_ick@a10�����������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý�����������‚���Õ������mcbsp5_ick@a10����������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
�����������
��������‚���Ö������mcbsp1_ick@a10����������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý���	��������‚���×������omapctrl_ick@a10������������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý�����������‚���Ø������dss_tv_fck@e00����������Ð��������������ti,gate-clock������������Œ���@���������ˆ�����������Ý�����������‚���·������dss_96m_fck@e00���������Ð��������������ti,gate-clock������������Œ���M���������ˆ�����������Ý�����������‚���¸������dss2_alwon_fck@e00����������Ð��������������ti,gate-clock������������Œ���&���������ˆ�����������Ý�����������‚���¹������dummy_ck������������Ð��������������fixed-clock��������������������gpt1_gate_fck@c00�����������Ð��������������ti,composite-gate-clock����������Œ���&��������Ý�������������ˆ�����������‚���S������gpt1_mux_fck@c40������������Ð��������������ti,composite-mux-clock�����������Œ���H���&���������ˆ��@��������‚���T������gpt1_fck������������Ð��������������ti,composite-clock�����������Œ���S���T������aes2_ick@a10������������Ð��������������ti,omap3-interface-clock�������������Œ���R��������Ý������������ˆ��
��������‚���Ù������wkup_32k_fck������������Ð��������������fixed-factor-clock�����������Œ���H��������2�����������=�����������‚���U������gpio1_dbck@c00����������Ð��������������ti,gate-clock������������Œ���U���������ˆ�����������Ý�����������‚���®������sha12_ick@a10�����������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý�����������‚���Ú������wdt2_fck@c00������������Ð��������������ti,wait-gate-clock�����������Œ���U���������ˆ�����������Ý�����������‚���¯������wdt2_ick@c10������������Ð��������������ti,omap3-interface-clock�������������Œ���V���������ˆ����������Ý�����������‚���°������wdt1_ick@c10������������Ð��������������ti,omap3-interface-clock�������������Œ���V���������ˆ����������Ý�����������‚���±������gpio1_ick@c10�����������Ð��������������ti,omap3-interface-clock�������������Œ���V���������ˆ����������Ý�����������‚���²������omap_32ksync_ick@c10������������Ð��������������ti,omap3-interface-clock�������������Œ���V���������ˆ����������Ý�����������‚���³������gpt12_ick@c10�����������Ð��������������ti,omap3-interface-clock�������������Œ���V���������ˆ����������Ý�����������‚���´������gpt1_ick@c10������������Ð��������������ti,omap3-interface-clock�������������Œ���V���������ˆ����������Ý������������‚���µ������per_96m_fck���������Ð��������������fixed-factor-clock�����������Œ���1��������2�����������=�����������‚���������per_48m_fck���������Ð��������������fixed-factor-clock�����������Œ���8��������2�����������=�����������‚���W������uart3_fck@1000����������Ð��������������ti,wait-gate-clock�����������Œ���W���������ˆ�����������Ý�����������‚���”������gpt2_gate_fck@1000����������Ð��������������ti,composite-gate-clock����������Œ���&��������Ý������������ˆ�����������‚���X������gpt2_mux_fck@1040�����������Ð��������������ti,composite-mux-clock�����������Œ���H���&���������ˆ��@��������‚���Y������gpt2_fck������������Ð��������������ti,composite-clock�����������Œ���X���Y������gpt3_gate_fck@1000����������Ð��������������ti,composite-gate-clock����������Œ���&��������Ý������������ˆ�����������‚���Z������gpt3_mux_fck@1040�����������Ð��������������ti,composite-mux-clock�����������Œ���H���&��������Ý������������ˆ��@��������‚���[������gpt3_fck������������Ð��������������ti,composite-clock�����������Œ���Z���[������gpt4_gate_fck@1000����������Ð��������������ti,composite-gate-clock����������Œ���&��������Ý������������ˆ�����������‚���\������gpt4_mux_fck@1040�����������Ð��������������ti,composite-mux-clock�����������Œ���H���&��������Ý������������ˆ��@��������‚���]������gpt4_fck������������Ð��������������ti,composite-clock�����������Œ���\���]������gpt5_gate_fck@1000����������Ð��������������ti,composite-gate-clock����������Œ���&��������Ý������������ˆ�����������‚���^������gpt5_mux_fck@1040�����������Ð��������������ti,composite-mux-clock�����������Œ���H���&��������Ý������������ˆ��@��������‚���_������gpt5_fck������������Ð��������������ti,composite-clock�����������Œ���^���_������gpt6_gate_fck@1000����������Ð��������������ti,composite-gate-clock����������Œ���&��������Ý������������ˆ�����������‚���`������gpt6_mux_fck@1040�����������Ð��������������ti,composite-mux-clock�����������Œ���H���&��������Ý������������ˆ��@��������‚���a������gpt6_fck������������Ð��������������ti,composite-clock�����������Œ���`���a������gpt7_gate_fck@1000����������Ð��������������ti,composite-gate-clock����������Œ���&��������Ý������������ˆ�����������‚���b������gpt7_mux_fck@1040�����������Ð��������������ti,composite-mux-clock�����������Œ���H���&��������Ý������������ˆ��@��������‚���c������gpt7_fck������������Ð��������������ti,composite-clock�����������Œ���b���c������gpt8_gate_fck@1000����������Ð��������������ti,composite-gate-clock����������Œ���&��������Ý���	���������ˆ�����������‚���d������gpt8_mux_fck@1040�����������Ð��������������ti,composite-mux-clock�����������Œ���H���&��������Ý������������ˆ��@��������‚���e������gpt8_fck������������Ð��������������ti,composite-clock�����������Œ���d���e������gpt9_gate_fck@1000����������Ð��������������ti,composite-gate-clock����������Œ���&��������Ý���
���������ˆ�����������‚���f������gpt9_mux_fck@1040�����������Ð��������������ti,composite-mux-clock�����������Œ���H���&��������Ý������������ˆ��@��������‚���g������gpt9_fck������������Ð��������������ti,composite-clock�����������Œ���f���g������per_32k_alwon_fck�����������Ð��������������fixed-factor-clock�����������Œ���H��������2�����������=�����������‚���h������gpio6_dbck@1000���������Ð��������������ti,gate-clock������������Œ���h���������ˆ�����������Ý�����������‚���•������gpio5_dbck@1000���������Ð��������������ti,gate-clock������������Œ���h���������ˆ�����������Ý�����������‚���–������gpio4_dbck@1000���������Ð��������������ti,gate-clock������������Œ���h���������ˆ�����������Ý�����������‚���—������gpio3_dbck@1000���������Ð��������������ti,gate-clock������������Œ���h���������ˆ�����������Ý�����������‚���˜������gpio2_dbck@1000���������Ð��������������ti,gate-clock������������Œ���h���������ˆ�����������Ý���
��������‚���™������wdt3_fck@1000�����������Ð��������������ti,wait-gate-clock�����������Œ���h���������ˆ�����������Ý�����������‚���š������per_l4_ick����������Ð��������������fixed-factor-clock�����������Œ���G��������2�����������=�����������‚���i������gpio6_ick@1010����������Ð��������������ti,omap3-interface-clock�������������Œ���i���������ˆ����������Ý�����������‚���›������gpio5_ick@1010����������Ð��������������ti,omap3-interface-clock�������������Œ���i���������ˆ����������Ý�����������‚���œ������gpio4_ick@1010����������Ð��������������ti,omap3-interface-clock�������������Œ���i���������ˆ����������Ý�����������‚���������gpio3_ick@1010����������Ð��������������ti,omap3-interface-clock�������������Œ���i���������ˆ����������Ý�����������‚���ž������gpio2_ick@1010����������Ð��������������ti,omap3-interface-clock�������������Œ���i���������ˆ����������Ý���
��������‚���Ÿ������wdt3_ick@1010�����������Ð��������������ti,omap3-interface-clock�������������Œ���i���������ˆ����������Ý�����������‚��� ������uart3_ick@1010����������Ð��������������ti,omap3-interface-clock�������������Œ���i���������ˆ����������Ý�����������‚���¡������uart4_ick@1010����������Ð��������������ti,omap3-interface-clock�������������Œ���i���������ˆ����������Ý�����������‚���¢������gpt9_ick@1010�����������Ð��������������ti,omap3-interface-clock�������������Œ���i���������ˆ����������Ý���
��������‚���£������gpt8_ick@1010�����������Ð��������������ti,omap3-interface-clock�������������Œ���i���������ˆ����������Ý���	��������‚���¤������gpt7_ick@1010�����������Ð��������������ti,omap3-interface-clock�������������Œ���i���������ˆ����������Ý�����������‚���¥������gpt6_ick@1010�����������Ð��������������ti,omap3-interface-clock�������������Œ���i���������ˆ����������Ý�����������‚���¦������gpt5_ick@1010�����������Ð��������������ti,omap3-interface-clock�������������Œ���i���������ˆ����������Ý�����������‚���§������gpt4_ick@1010�����������Ð��������������ti,omap3-interface-clock�������������Œ���i���������ˆ����������Ý�����������‚���¨������gpt3_ick@1010�����������Ð��������������ti,omap3-interface-clock�������������Œ���i���������ˆ����������Ý�����������‚���©������gpt2_ick@1010�����������Ð��������������ti,omap3-interface-clock�������������Œ���i���������ˆ����������Ý�����������‚���ª������mcbsp2_ick@1010���������Ð��������������ti,omap3-interface-clock�������������Œ���i���������ˆ����������Ý������������‚���«������mcbsp3_ick@1010���������Ð��������������ti,omap3-interface-clock�������������Œ���i���������ˆ����������Ý�����������‚���¬������mcbsp4_ick@1010���������Ð��������������ti,omap3-interface-clock�������������Œ���i���������ˆ����������Ý�����������‚���­������mcbsp2_gate_fck@1000������������Ð��������������ti,composite-gate-clock����������Œ�����������Ý�������������ˆ�����������‚���������mcbsp3_gate_fck@1000������������Ð��������������ti,composite-gate-clock����������Œ�����������Ý������������ˆ�����������‚���������mcbsp4_gate_fck@1000������������Ð��������������ti,composite-gate-clock����������Œ�����������Ý������������ˆ�����������‚���������emu_src_mux_ck@1140���������Ð����������
����ti,mux-clock�������������Œ���&���j���k���l���������ˆ��@��������‚���m������emu_src_ck����������Ð��������������ti,clkdm-gate-clock����������Œ���m��������‚���n������pclk_fck@1140�����������Ð��������������ti,divider-clock�������������Œ���n��������Ý�����������������������ˆ��@���������������pclkx2_fck@1140���������Ð��������������ti,divider-clock�������������Œ���n��������Ý�����������������������ˆ��@���������������atclk_fck@1140����������Ð��������������ti,divider-clock�������������Œ���n��������Ý�����������������������ˆ��@���������������traceclk_src_fck@1140�����������Ð����������
����ti,mux-clock�������������Œ���&���j���k���l��������Ý������������ˆ��@��������‚���o������traceclk_fck@1140�����������Ð��������������ti,divider-clock�������������Œ���o��������Ý�����������������������ˆ��@���������������secure_32k_fck����������Ð��������������fixed-clock������������€���������‚���p������gpt12_fck�����������Ð��������������fixed-factor-clock�����������Œ���p��������2�����������=���������wdt1_fck������������Ð��������������fixed-factor-clock�����������Œ���p��������2�����������=���������security_l4_ick2������������Ð��������������fixed-factor-clock�����������Œ���G��������2�����������=�����������‚���q������aes1_ick@a14������������Ð��������������ti,omap3-interface-clock�������������Œ���q��������Ý������������ˆ��
������rng_ick@a14���������Ð��������������ti,omap3-interface-clock�������������Œ���q���������ˆ��
��������Ý���������sha11_ick@a14�����������Ð��������������ti,omap3-interface-clock�������������Œ���q���������ˆ��
��������Ý���������des1_ick@a14������������Ð��������������ti,omap3-interface-clock�������������Œ���q���������ˆ��
��������Ý����������cam_mclk@f00������������Ð��������������ti,gate-clock������������Œ���r��������Ý�������������ˆ������������x������cam_ick@f10���������Ð����������!����ti,omap3-no-wait-interface-clock�������������Œ���G���������ˆ����������Ý������������‚���á������csi2_96m_fck@f00������������Ð��������������ti,gate-clock������������Œ���
���������ˆ�����������Ý�����������‚���â������security_l3_ick���������Ð��������������fixed-factor-clock�����������Œ���F��������2�����������=�����������‚���s������pka_ick@a14���������Ð��������������ti,omap3-interface-clock�������������Œ���s���������ˆ��
��������Ý���������icr_ick@a10���������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý���������des2_ick@a10������������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý���������mspro_ick@a10�����������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý���������mailboxes_ick@a10�����������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý���������ssi_l4_ick����������Ð��������������fixed-factor-clock�����������Œ���G��������2�����������=�����������‚���z������sr1_fck@c00���������Ð��������������ti,wait-gate-clock�����������Œ���&���������ˆ�����������Ý�����������‚��������sr2_fck@c00���������Ð��������������ti,wait-gate-clock�����������Œ���&���������ˆ�����������Ý�����������‚��
������sr_l4_ick�����������Ð��������������fixed-factor-clock�����������Œ���G��������2�����������=���������dpll2_fck@40������������Ð��������������ti,divider-clock�������������Œ���.��������Ý�����������������������ˆ���@�����������������‚���t������dpll2_ck@4����������Ð��������������ti,omap3-dpll-clock����������Œ���&���t���������ˆ������$���@���4���������¡���������³���������»��������‚���u������dpll2_m2_ck@44����������Ð��������������ti,divider-clock�������������Œ���u��������������������ˆ���D�����������������‚���v������iva2_ck@0�����������Ð��������������ti,wait-gate-clock�����������Œ���v���������ˆ������������Ý������������‚���ã������modem_fck@a00�����������Ð��������������ti,omap3-interface-clock�������������Œ���&���������ˆ��
���������Ý�����������‚���ä������sad2d_ick@a10�����������Ð��������������ti,omap3-interface-clock�������������Œ���F���������ˆ��
��������Ý�����������‚���å������mad2d_ick@a18�����������Ð��������������ti,omap3-interface-clock�������������Œ���F���������ˆ��
��������Ý�����������‚���æ������mspro_fck@a00�����������Ð��������������ti,wait-gate-clock�����������Œ���
���������ˆ��
���������Ý���������ssi_ssr_gate_fck_3430es2@a00������������Ð���������� ����ti,composite-no-wait-gate-clock����������Œ���'��������Ý�������������ˆ��
���������‚���w������ssi_ssr_div_fck_3430es2@a40���������Ð��������������ti,composite-divider-clock�����������Œ���'��������Ý������������ˆ��
@������$��Ï��������������������������������������‚���x������ssi_ssr_fck_3430es2���������Ð��������������ti,composite-clock�����������Œ���w���x��������‚���y������ssi_sst_fck_3430es2���������Ð��������������fixed-factor-clock�����������Œ���y��������2�����������=�����������‚��������hsotgusb_ick_3430es2@a10������������Ð����������"����ti,omap3-hsotgusb-interface-clock������������Œ���Q���������ˆ��
��������Ý�����������‚���“������ssi_ick_3430es2@a10���������Ð��������������ti,omap3-ssi-interface-clock�������������Œ���z���������ˆ��
��������Ý������������‚��������usim_gate_fck@c00�����������Ð��������������ti,composite-gate-clock����������Œ���M��������Ý���	���������ˆ�����������‚���…������sys_d2_ck�����������Ð��������������fixed-factor-clock�����������Œ���&��������2�����������=�����������‚���|������omap_96m_d2_fck���������Ð��������������fixed-factor-clock�����������Œ���M��������2�����������=�����������‚���}������omap_96m_d4_fck���������Ð��������������fixed-factor-clock�����������Œ���M��������2�����������=�����������‚���~������omap_96m_d8_fck���������Ð��������������fixed-factor-clock�����������Œ���M��������2�����������=�����������‚���������omap_96m_d10_fck������������Ð��������������fixed-factor-clock�����������Œ���M��������2�����������=���
��������‚���€������dpll5_m2_d4_ck����������Ð��������������fixed-factor-clock�����������Œ���{��������2�����������=�����������‚���������dpll5_m2_d8_ck����������Ð��������������fixed-factor-clock�����������Œ���{��������2�����������=�����������‚���‚������dpll5_m2_d16_ck���������Ð��������������fixed-factor-clock�����������Œ���{��������2�����������=�����������‚���ƒ������dpll5_m2_d20_ck���������Ð��������������fixed-factor-clock�����������Œ���{��������2�����������=�����������‚���„������usim_mux_fck@c40������������Ð��������������ti,composite-mux-clock��������(���Œ���&���|���}���~������€������‚���ƒ���„��������Ý������������ˆ��@�����������������‚���†������usim_fck������������Ð��������������ti,composite-clock�����������Œ���…���†������usim_ick@c10������������Ð��������������ti,omap3-interface-clock�������������Œ���V���������ˆ����������Ý���	��������‚���¶������dpll5_ck@d04������������Ð��������������ti,omap3-dpll-clock����������Œ���&���&���������ˆ��
��
$��
L��
4���������¡���������³��������‚���‡������dpll5_m2_ck@d50���������Ð��������������ti,divider-clock�������������Œ���‡��������������������ˆ��
P�����������������‚���{������sgx_gate_fck@b00������������Ð��������������ti,composite-gate-clock����������Œ���.��������Ý������������ˆ�����������‚���������core_d3_ck����������Ð��������������fixed-factor-clock�����������Œ���.��������2�����������=�����������‚���ˆ������core_d4_ck����������Ð��������������fixed-factor-clock�����������Œ���.��������2�����������=�����������‚���‰������core_d6_ck����������Ð��������������fixed-factor-clock�����������Œ���.��������2�����������=�����������‚���Š������omap_192m_alwon_fck���������Ð��������������fixed-factor-clock�����������Œ���*��������2�����������=�����������‚���‹������core_d2_ck����������Ð��������������fixed-factor-clock�����������Œ���.��������2�����������=�����������‚���Œ������sgx_mux_fck@b40���������Ð��������������ti,composite-mux-clock�������� ���Œ���ˆ���‰���Š���2���‹���Œ������Ž���������ˆ��@��������‚���������sgx_fck���������Ð��������������ti,composite-clock�����������Œ������������sgx_ick@b10���������Ð��������������ti,wait-gate-clock�����������Œ���F���������ˆ����������Ý������������‚���ç������cpefuse_fck@a08���������Ð��������������ti,gate-clock������������Œ���&���������ˆ��
��������Ý������������‚���Û������ts_fck@a08����������Ð��������������ti,gate-clock������������Œ���H���������ˆ��
��������Ý�����������‚���Ü������usbtll_fck@a08����������Ð��������������ti,wait-gate-clock�����������Œ���{���������ˆ��
��������Ý�����������‚���Ý������usbtll_ick@a18����������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý�����������‚���Þ������mmchs3_ick@a10����������Ð��������������ti,omap3-interface-clock�������������Œ���R���������ˆ��
��������Ý�����������‚���ß������mmchs3_fck@a00����������Ð��������������ti,wait-gate-clock�����������Œ���
���������ˆ��
���������Ý�����������‚���à������dss1_alwon_fck_3430es2@e00����������Ð��������������ti,dss-gate-clock������������Œ���‘��������Ý�������������ˆ������������x��������‚���º������dss_ick_3430es2@e10���������Ð��������������ti,omap3-dss-interface-clock�������������Œ���G���������ˆ����������Ý������������‚���»������usbhost_120m_fck@1400�����������Ð��������������ti,gate-clock������������Œ���{���������ˆ�����������Ý�����������‚���è������usbhost_48m_fck@1400������������Ð��������������ti,dss-gate-clock������������Œ���8���������ˆ�����������Ý������������‚���é������usbhost_ick@1410������������Ð��������������ti,omap3-dss-interface-clock�������������Œ���G���������ˆ����������Ý������������‚���ê���������clockdomains�������core_l3_clkdm�������������ti,clockdomain�����������Œ���’���“������dpll3_clkdm�����������ti,clockdomain�����������Œ���"������dpll1_clkdm�����������ti,clockdomain�����������Œ���������per_clkdm�������������ti,clockdomain��������h���Œ���”���•���–���—���˜���™���š���›���œ������ž���Ÿ��� ���¡���¢���£���¤���¥���¦���§���¨���©���ª���«���¬���­������emu_clkdm�������������ti,clockdomain�����������Œ���n������dpll4_clkdm�����������ti,clockdomain�����������Œ���$������wkup_clkdm������������ti,clockdomain��������$���Œ���®���¯���°���±���²���³���´���µ���¶������dss_clkdm�������������ti,clockdomain�����������Œ���·���¸���¹���º���»������core_l4_clkdm�������������ti,clockdomain��������”���Œ���¼���½���¾���¿���À���Á���Â���Ã���Ä���Å���Æ���Ç���È���É���Ê���Ë���Ì���Í���Î���Ï���Ð���Ñ���Ò���Ó���Ô���Õ���Ö���×���Ø���Ù���Ú���Û���Ü���Ý���Þ���ß���à������cam_clkdm�������������ti,clockdomain�����������Œ���á���â������iva2_clkdm������������ti,clockdomain�����������Œ���ã������dpll2_clkdm�����������ti,clockdomain�����������Œ���u������d2d_clkdm�������������ti,clockdomain�����������Œ���ä���å���æ������dpll5_clkdm�����������ti,clockdomain�����������Œ���‡������sgx_clkdm�������������ti,clockdomain�����������Œ���ç������usbhost_clkdm�������������ti,clockdomain�����������Œ���è���é���ê������������counter@48320000��������������ti,omap-counter32k�����������ˆH2����� ���������Õcounter_32k�������interrupt-controller@48200000�������������ti,omap3-intc���������������������õ������������ˆH �������������‚���������dma-controller@48056000�������"����ti,omap3630-sdma�ti,omap3430-sdma������������ˆH`�������������Ê������
��������������Û�����������æ��� ��������ó���`���������Õdma���������‚���������gpio@48310000�������������ti,omap3-gpio������������ˆH1��������������Ê������������Õgpio1������������������������������"���������������������õ���������gpio@49050000�������������ti,omap3-gpio������������ˆI��������������Ê������������Õgpio2��������������������"���������������������õ���������gpio@49052000�������������ti,omap3-gpio������������ˆI �������������Ê������������Õgpio3��������������������"���������������������õ���������gpio@49054000�������������ti,omap3-gpio������������ˆI@�������������Ê��� ���������Õgpio4��������������������"���������������������õ���������gpio@49056000�������������ti,omap3-gpio������������ˆI`�������������Ê���!���������Õgpio5��������������������"���������������������õ�����������‚��������gpio@49058000�������������ti,omap3-gpio������������ˆI€�������������Ê���"���������Õgpio6��������������������"���������������������õ�����������‚��
������serial@4806a000�����������ti,omap3-uart������������ˆH ��� ���������.������H��������ê������1������2��������ïtx�rx������������Õuart1������������Ül�������serial@4806c000�����������ti,omap3-uart������������ˆHÀ������������.������I��������ê������3������4��������ïtx�rx������������Õuart2������������Ül�������serial@49020000�����������ti,omap3-uart������������ˆI�������������.������J��������ê������5������6��������ïtx�rx������������Õuart3������������Ül���������Vdefault���������d���ë������i2c@48070000����������
����ti,omap3-i2c�������������ˆH�����€���������Ê���8��������ê��������������������ïtx�rx������������������������+�������������Õi2c1��������������'¬@���twl@48�����������ˆ���H���������Ê�������������������������ti,twl4030��������������������õ�����������Vdefault���������d���ì���í���audio�������������ti,twl4030-audio�������codec������������rtc�����������ti,twl4030-rtc�����������Ê���������bci�����������ti,twl4030-bci�����������Ê���	�����������B���î��������P���ï�����������\vac�������watchdog��������������ti,twl4030-wdt��������regulator-vaux1�����������ti,twl4030-vaux1����������regulator-vaux2�����������ti,twl4030-vaux2����������	��‘vdd_ehci������������ �w@��������¸�w@���������m������regulator-vaux3�����������ti,twl4030-vaux3����������regulator-vaux4�����������ti,twl4030-vaux4����������regulator-vdd1������������ti,twl4030-vdd1��������� �	'À��������¸� ��������‚���������regulator-vdac������������ti,twl4030-vdac��������� �w@��������¸�w@������regulator-vio�������������ti,twl4030-vio��������regulator-vintana1������������ti,twl4030-vintana1�������regulator-vintana2������������ti,twl4030-vintana2�������regulator-vintdig�������������ti,twl4030-vintdig��������regulator-vmmc1�����������ti,twl4030-vmmc1������������ �:��������¸�0°��������‚���÷������regulator-vmmc2�����������ti,twl4030-vmmc2������������ �:��������¸�0°������regulator-vusb1v5�������������ti,twl4030-vusb1v5����������‚���ð������regulator-vusb1v8�������������ti,twl4030-vusb1v8����������‚���ñ������regulator-vusb3v1�������������ti,twl4030-vusb3v1����������‚���î������regulator-vpll1�����������ti,twl4030-vpll1����������regulator-vpll2�����������ti,twl4030-vpll2������������ �w@��������¸�w@���������m������regulator-vsim������������ti,twl4030-vsim��������� �w@��������¸�-ÆÀ��������‚���ø������gpio��������������ti,twl4030-gpio������������������"���������������������õ�������������������������������˜�¡Ä��������‚���ù������twl4030-usb�����������ti,twl4030-usb�����������Ê���
�����������¥���ð��������³���ñ��������Á���î��������Ï�����������Ø������������‚��������pwm�����������ti,twl4030-pwm����������ã���������pwmled������������ti,twl4030-pwmled�����������ã���������pwrbutton�������������ti,twl4030-pwrbutton�������������Ê���������keypad������������ti,twl4030-keypad������������Ê�����������î�����������þ���������madc��������������ti,twl4030-madc����������Ê����������������������‚���ï������������i2c@48072000����������
����ti,omap3-i2c�������������ˆH ����€���������Ê���9��������ê��������������������ïtx�rx������������������������+�������������Õi2c2����������	��ùdisabled����������i2c@48060000����������
����ti,omap3-i2c�������������ˆH�����€���������Ê���=��������ê��������������������ïtx�rx������������������������+�������������Õi2c3��������������† ��������Vdefault���������d���ò������mailbox@48094000��������������ti,omap3-mailbox�������������Õmailbox����������ˆH	@�������������Ê�����������#�����������/�����������A������dsp���������S��������������������^��������������������spi@48098000��������������ti,omap2-mcspi�����������ˆH	€�������������Ê���A���������������������+�������������Õmcspi1����������i���������@��ê������#������$������%������&������'������(������)������*������ ��ïtx0�rx0�tx1�rx1�tx2�rx2�tx3�rx3���������Vdefault���������d���ó���spidev@0��������������spidev����������wÜl����������ˆ�������������‰���������spi@4809a000��������������ti,omap2-mcspi�����������ˆH	 �������������Ê���B���������������������+�������������Õmcspi2����������i��������� ��ê������+������,������-������.��������ïtx0�rx0�tx1�rx1�������spi@480b8000��������������ti,omap2-mcspi�����������ˆH€�������������Ê���[���������������������+�������������Õmcspi3����������i��������� ��ê��������������������������������ïtx0�rx0�tx1�rx1���������Vdefault���������d���ô���spidev@0��������������spidev����������wÜl����������ˆ�������������‰���������spi@480ba000��������������ti,omap2-mcspi�����������ˆH �������������Ê���0���������������������+�������������Õmcspi4����������i�����������ê������F������G��������ïtx0�rx0�������1w@480b2000�����������ti,omap3-1w����������ˆH �������������Ê���:���������Õhdq1w���������mmc@4809c000��������������ti,omap3-hsmmc�����������ˆH	À�������������Ê���S���������Õmmc1�������������’��������ê������=������>��������ïtx�rx�����������Ÿ���õ��������Vdefault���������d���ö��������¬���÷��������¸���ø��������Å���ù���������������Î���������mmc@480b4000��������������ti,omap3-hsmmc�����������ˆH@�������������Ê���V���������Õmmc2������������ê������/������0��������ïtx�rx�����������Vdefault���������d���ú��������¬���û���������Ø��������Î������������æ������mmc@480ad000��������������ti,omap3-hsmmc�����������ˆH
Ð�������������Ê���^���������Õmmc3������������ê������M������N��������ïtx�rx���������	��ùdisabled����������mmu@480bd400������������ù��������������ti,omap2-iommu�����������ˆHÔ����€���������Ê������������Õmmu_isp��������������������‚��	������mmu@5d000000������������ù��������������ti,omap2-iommu�����������ˆ]������€���������Ê������������Õmmu_iva�������	��ùdisabled����������wdt@48314000����������
����ti,omap3-wdt�������������ˆH1@����€������
���Õwd_timer2���������mcbsp@48074000������������ti,omap3-mcbsp�����������ˆH@����ÿ��������mpu����������Ê������;���<������
�� common�tx�rx������������0���€���������Õmcbsp1����������ê������������ ��������ïtx�rx������������Œ���ü���������“fck�������	��ùdisabled����������mcbsp@49022000������������ti,omap3-mcbsp�����������ˆI ����ÿI€����ÿ������
��mpu�sidetone�������������Ê������>���?����������� common�tx�rx�sidetone�����������0������������Õmcbsp2�mcbsp2_sidetone����������ê������!������"��������ïtx�rx������������Œ���ý���«���������“fck�ick���������ùokay������������‚��������mcbsp@49024000������������ti,omap3-mcbsp�����������ˆI@����ÿI ����ÿ������
��mpu�sidetone�������������Ê������Y���Z����������� common�tx�rx�sidetone�����������0���€���������Õmcbsp3�mcbsp3_sidetone����������ê��������������������ïtx�rx������������Œ���þ���¬���������“fck�ick���������ùokay������������Vdefault���������d���ÿ������mcbsp@49026000������������ti,omap3-mcbsp�����������ˆI`����ÿ��������mpu����������Ê������6���7������
�� common�tx�rx������������0���€���������Õmcbsp4����������ê��������������������ïtx�rx������������Œ������������“fck���������?����������	��ùdisabled����������mcbsp@48096000������������ti,omap3-mcbsp�����������ˆH	`����ÿ��������mpu����������Ê������Q���R������
�� common�tx�rx������������0���€���������Õmcbsp5����������ê��������������������ïtx�rx������������Œ�����������“fck�������	��ùdisabled����������sham@480c3000�������������ti,omap3-sham������������Õsham�������������ˆH0����d���������Ê���1��������ê������E��������ïrx��������	��ùdisabled����������timer@48318000������������ti,omap3430-timer������������ˆH1€�������������Ê���%���������Õtimer1�����������P������timer@49032000������������ti,omap3430-timer������������ˆI �������������Ê���&���������Õtimer2��������timer@49034000������������ti,omap3430-timer������������ˆI@�������������Ê���'���������Õtimer3��������timer@49036000������������ti,omap3430-timer������������ˆI`�������������Ê���(���������Õtimer4��������timer@49038000������������ti,omap3430-timer������������ˆI€�������������Ê���)���������Õtimer5�����������_������timer@4903a000������������ti,omap3430-timer������������ˆI �������������Ê���*���������Õtimer6�����������_������timer@4903c000������������ti,omap3430-timer������������ˆIÀ�������������Ê���+���������Õtimer7�����������_������timer@4903e000������������ti,omap3430-timer������������ˆIà�������������Ê���,���������Õtimer8�����������l���������_������timer@49040000������������ti,omap3430-timer������������ˆI��������������Ê���-���������Õtimer9�����������l������timer@48086000������������ti,omap3430-timer������������ˆH`�������������Ê���.���������Õtimer10����������l������timer@48088000������������ti,omap3430-timer������������ˆH€�������������Ê���/���������Õtimer11����������l������timer@48304000������������ti,omap3430-timer������������ˆH0@�������������Ê���_���������Õtimer12����������P���������y������usbhstll@48062000���������
����ti,usbhs-tll�������������ˆH �������������Ê���N���������Õusb_tll_hs��������usbhshost@48064000������������ti,usbhs-host������������ˆH@�������������Õusb_host_hs����������������������+�������������ß������	��‰ehci-phy�������ohci@48064400�������������ti,ohci-omap3������������ˆHD�������������Ê���L���������”������ehci@48064800���������
����ti,ehci-omap�������������ˆHH�������������Ê���M��������¬���������������gpmc@6e000000�������������ti,omap3430-gpmc�������������Õgpmc�������������ˆn�����Ð���������Ê�����������ê��������������ïrxtx������������±�����������½������������������������+���������������������õ��������������������"������������ß��������0��������������‚�����nand@0,0��������������ti,omap2-nand������������ˆ�������������������������������Ê�����������������������Ï�����������Þ�����������ðsw��������������������������$�������� ���$��������2�����������A�����������T���$��������g�����������u���0��������„�����������’�����������¡���H��������²���H��������Ã���6��������Ò������������������������+������x-loader@0��������	��äX-Loader�������������ˆ�������������bootloaders@80000�����������äU-Boot�����������ˆ������������bootloaders_env@260000����������äU-Boot Env�����������ˆ�&�����������kernel@280000�����������äKernel�����������ˆ�(���@��������filesystem@680000�����������äFile System����������ˆ�h��˜��������������usb_otg_hs@480ab000�����������ti,omap3-musb������������ˆH
°�������������Ê���\���]�������� mc�dma�����������Õusb_otg_hs����������ê�����������õ�����������ý���������������������������������¬��������	��usb2-phy������������Ó�����������'���2������dss@48050000����������
����ti,omap3-dss�������������ˆH�������������ùok��������	���Õdss_core�������������Œ���º���������“fck����������������������+�������������ß��������Vdefault���������d�����dispc@48050400������������ti,omap3-dispc�����������ˆH�������������Ê���������
���Õdss_dispc������������Œ���º���������“fck�������encoder@4804fc00����������
����ti,omap3-dsi�������������ˆHü����Hþ����@Hÿ���� ��������proto�phy�pll������������Ê���������	��ùdisabled����������	���Õdss_dsi1�������������Œ���º���¹���������“fck�sys_clk�������encoder@48050800��������������ti,omap3-rfbi������������ˆH����������	��ùdisabled����������	���Õdss_rfbi�������������Œ���º���»���������“fck�ick�������encoder@48050c00��������������ti,omap3-venc������������ˆH����������	��ùdisabled����������	���Õdss_venc�������������Œ���·���������“fck�������port�������endpoint������������-����������=�����������‚��������������ssi-controller@48058000�������
����ti,omap3-ssi�������������Õssi���������ùok�����������ˆH€����H������������sys�gdd����������Ê���G�������� gdd_mpu����������������������+�������������ß���������Œ���y���������� ���“ssi_ssr_fck�ssi_sst_fck�ssi_ick����ssi-port@4805a000�������������ti,omap3-ssi-port������������ˆH ����H¨������������tx�rx������������Ê���C���D������ssi-port@4805b000�������������ti,omap3-ssi-port������������ˆH°����H¸������������tx�rx������������Ê���E���F���������pinmux@480025d8������� ����ti,omap3-padconf�pinctrl-single����������ˆH�%Ø���$���������������������+�������������æ������������õ�������������������������������9��ÿ������isp@480bc000����������
����ti,omap3-isp�������������ˆHÀ���üHØ���|���������Ê�����������H��	��������Š������l��������O������������Ð������ports������������������������+�������������bandgap@48002524�������������ˆH�%$�������������ti,omap34xx-bandgap���������[������������‚��������target-module@480cb000������������ti,sysc-omap3430-sr�ti,sysc����������Õsmartreflex_core�������������ˆH°$�����������sysc������������q������������Œ��
���������“fck����������������������+������������ß����H°�������smartreflex@0�������������ti,omap3-smartreflex-core������������ˆ����������������Ê������������target-module@480c9000������������ti,sysc-omap3430-sr�ti,sysc����������Õsmartreflex_mpu_iva����������ˆH$�����������sysc������������q������������Œ�����������“fck����������������������+������������ß����H�������smartreflex@480c9000��������������ti,omap3-smartreflex-mpu-iva�������������ˆ����������������Ê���������������thermal-zones������cpu_thermal���������~���ú��������”��è��������¢������N ��������¯���������������memory@80000000����������|memory�����������ˆ€������������hsusb2_power_reg��������������regulator-fixed���������‘hsusb2_vbus��������� �2Z ��������¸�2Z ��������¿���ù���������������Ä�p��������‚��������hsusb2_phy������������usb-nop-xceiv�����������Õ��
��������������á����������Ø������������‚��������sound�������������ti,omap-twl4030���������ìomap3beagle���������õ��������regulator-mmc2-sdio-poweron�����������regulator-fixed���������‘regulator-mmc2-sdio-poweron��������� �0°��������¸�0°��������¿����������������Ä��'��������‚���û������gpio_poweroff�����������Vdefault���������d������������gpio-poweroff�����������È��
������������display�������
����panel-dpi�����������älcd���������Vdefault���������d����������þ�����
������port�������endpoint������������-����������‚�����������panel-timing�������������ÜÖP���������� ����������à�����������(��������(���V��������4�����������>�����������J���
��������W�����������a������������n������������{�����������…������������backlight�������������gpio-backlight����������Vdefault���������d����������È������������������•���������	compatible�interrupt-parent�#address-cells�#size-cells�model�i2c0�i2c1�i2c2�mmc0�mmc1�mmc2�serial0�serial1�serial2�display0�device_type�reg�clocks�clock-names�clock-latency�operating-points�cpu0-supply�interrupts�ti,hwmods�ranges�#pinctrl-cells�#interrupt-cells�interrupt-controller�pinctrl-single,register-width�pinctrl-single,function-mask�pinctrl-names�pinctrl-0�pinctrl-single,pins�phandle�syscon�regulator-name�regulator-min-microvolt�regulator-max-microvolt�#clock-cells�ti,bit-shift�dmas�dma-names�status�clock-frequency�ti,max-div�ti,index-starts-at-one�clock-mult�clock-div�ti,set-bit-to-disable�ti,clock-mult�ti,clock-div�ti,set-rate-parent�ti,index-power-of-two�ti,low-power-stop�ti,lock�ti,low-power-bypass�ti,dividers�#dma-cells�dma-channels�dma-requests�ti,gpio-always-on�gpio-controller�#gpio-cells�interrupts-extended�bci3v1-supply�io-channels�io-channel-names�regulator-always-on�ti,use-leds�ti,pullups�ti,pulldowns�usb1v5-supply�usb1v8-supply�usb3v1-supply�usb_mode�#phy-cells�#pwm-cells�keypad,num-rows�keypad,num-columns�#io-channel-cells�#mbox-cells�ti,mbox-num-users�ti,mbox-num-fifos�ti,mbox-tx�ti,mbox-rx�ti,spi-num-cs�spi-max-frequency�spi-cpha�ti,dual-volt�pbias-supply�vmmc-supply�vqmmc-supply�cd-gpios�bus-width�non-removable�cap-power-off-card�#iommu-cells�ti,#tlb-entries�reg-names�interrupt-names�ti,buffer-size�#sound-dai-cells�ti,timer-alwon�ti,timer-dsp�ti,timer-pwm�ti,timer-secure�port2-mode�remote-wakeup-connected�phys�gpmc,num-cs�gpmc,num-waitpins�nand-bus-width�gpmc,device-width�ti,nand-ecc-opt�gpmc,cs-on-ns�gpmc,cs-rd-off-ns�gpmc,cs-wr-off-ns�gpmc,adv-on-ns�gpmc,adv-rd-off-ns�gpmc,adv-wr-off-ns�gpmc,oe-on-ns�gpmc,oe-off-ns�gpmc,we-on-ns�gpmc,we-off-ns�gpmc,rd-cycle-ns�gpmc,wr-cycle-ns�gpmc,access-ns�gpmc,wr-access-ns�label�multipoint�num-eps�ram-bits�interface-type�usb-phy�phy-names�power�remote-endpoint�data-lines�iommus�ti,phy-type�#thermal-sensor-cells�ti,sysc-mask�polling-delay-passive�polling-delay�coefficients�thermal-sensors�gpio�startup-delay-us�reset-gpios�vcc-supply�ti,model�ti,mcbsp�enable-gpios�hactive�vactive�hfront-porch�hback-porch�hsync-len�vback-porch�vfront-porch�vsync-len�hsync-active�vsync-active�de-active�pixelclk-active�default-on�