Ð þí� ���8��þ(���(������������ ñ��ýð�����������������������������D����gumstix,omap3-overo-palo35�gumstix,omap3-overo�ti,omap3430�ti,omap3����������������������������������+���������!���7OMAP35xx Gumstix Overo on Palo35�������chosen��������aliases����������=/ocp@68000000/i2c@48070000�����������B/ocp@68000000/i2c@48072000�����������G/ocp@68000000/i2c@48060000�����������L/ocp@68000000/mmc@4809c000�����������Q/ocp@68000000/mmc@480b4000�����������V/ocp@68000000/mmc@480ad000�����������[/ocp@68000000/serial@4806a000������������c/ocp@68000000/serial@4806c000������������k/ocp@68000000/serial@49020000���������%���s/ocp@68000000/spi@48098000/display@1����������cpus�������������������������+�������cpu@0�������������arm,cortex-a8������������|cpu����������ˆ�������������Œ������������“cpu����������Ÿ�“à���������������������Á������������Ð�����������pmu@54000000��������������arm,cortex-a8-pmu������������ˆT����€�����������Ø������������ãdebugss�������soc�����������ti,omap-infra������mpu������� ����ti,omap3-mpu�������������ãmpu�������iva������� ����ti,iva2.2������������ãiva����dsp������� ����ti,omap3-c64����������������ocp@68000000��������������ti,omap3-l3-smx�simple-bus�����������ˆh���������������Ø��� ��� ���������������������+�������������í���������ãl3_main����l4@48000000�����������ti,omap3-l4-core�simple-bus����������������������+������������í����H���������scm@2000��������������ti,omap3-scm�simple-bus����������ˆ�� ��� ����������������������+������������í������ ��� ����pinmux@30��������� ����ti,omap3-padconf�pinctrl-single����������ˆ���0��8���������������������+�������������ô�������������������������������)�����������G��ÿ��������ddefault���������r������������Ð���æ���pinmux_uart2_pins��������� ��|��<����>�����@�����B�����������Ð���å������pinmux_i2c1_pins������������|��Š�����Œ������������Ð���è������pinmux_mmc1_pins����������0��|���������������������������������Ð���ú������pinmux_mmc2_pins����������0��|��(����*����,����.����0����2�����������Ð���ü������pinmux_w3cbw003c_pins�����������|���„�����l������������Ð��������pinmux_hsusb2_pins��������@��|��¤����¦����¨����ª����¬����®����Ž�����������������Ð���������pinmux_twl4030_pins���������|��°��A���������Ð���é������pinmux_i2c3_pins������������|��’�����”������������Ð���ï������pinmux_uart3_pins�����������|��n�����p�������������Ð���ç������pinmux_dss_dpi_pins�������à��|���¤�������¦�������¨�������ª�������¬�������®�������°�������²�������´�������¶�������¸�������º�������¼�������¾�������À�������Â�������Ä�������Æ�������È�������Ê�������Ì�������Î�������Ð�������Ò�������Ô�������Ö�������Ø�������Ú�������������Ð��������pinmux_lb035_pins�����������|��D������������Ð���ó������pinmux_backlight_pins�����������|��F������������Ð��������pinmux_mcspi1_pins��������(��|��˜�����š�����œ�����ž����� ������������Ð���ò������pinmux_ads7846_pins���������|�������������Ð���ö���������scm_conf@270��������������syscon�simple-bus������������ˆ��p��0���������������������+������������í������p��0���������Ð������pbias_regulator@2b0�����������ti,pbias-omap3�ti,pbias-omap�������������ˆ��°�����������������pbias_mmc_omap2430����������—pbias_mmc_omap2430����������¦�w@��������¾�-ÆÀ���������Ð���ù���������clocks�����������������������+�������mcbsp5_mux_fck@68�����������Ö��������������ti,composite-mux-clock�����������Œ��������������ã������������ˆ���h���������Ð��� ������mcbsp5_fck����������Ö��������������ti,composite-clock�����������Œ������ ���������Ð��������mcbsp1_mux_fck@4������������Ö��������������ti,composite-mux-clock�����������Œ��������������ã������������ˆ������������Ð���������mcbsp1_fck����������Ö��������������ti,composite-clock�����������Œ��� ������������Ð���ÿ������mcbsp2_mux_fck@4������������Ö��������������ti,composite-mux-clock�����������Œ��������������ã������������ˆ������������Ð���������mcbsp2_fck����������Ö��������������ti,composite-clock�����������Œ��� ������������Ð��������mcbsp3_mux_fck@68�����������Ö��������������ti,composite-mux-clock�����������Œ���������������ˆ���h���������Ð���������mcbsp3_fck����������Ö��������������ti,composite-clock�����������Œ���������������Ð��������mcbsp4_mux_fck@68�����������Ö��������������ti,composite-mux-clock�����������Œ��������������ã������������ˆ���h���������Ð���������mcbsp4_fck����������Ö��������������ti,composite-clock�����������Œ���������������Ð��������������clockdomains����������pinmux@a00�������� ����ti,omap3-padconf�pinctrl-single����������ˆ�� ����\���������������������+�������������ô�������������������������������)�����������G��ÿ���pinmux_twl4030_vpins���������� ��|������������������������������������Ð���ê���������������target-module@480a6000������������ti,sysc-omap2�ti,sysc������������ˆH `D���H `H���H `L�����������ðrev�sysc�syss�����������ú�����������������������������������������Œ������������“ick����������������������+������������í����H `��� ����aes1@0�������� ����ti,omap3-aes�������������ˆ�������P���������Ø������������"������ ������ ��������'tx�rx������������target-module@480c5000������������ti,sysc-omap2�ti,sysc������������ˆHPD���HPH���HPL�����������ðrev�sysc�syss�����������ú�����������������������������������������Œ������������“ick����������������������+������������í����HP��� ����aes2@0�������� ����ti,omap3-aes�������������ˆ�������P���������Ø������������"������A������B��������'tx�rx������������prm@48306000���������� ����ti,omap3-prm�������������ˆH0`���@����������Ø������clocks�����������������������+�������virt_16_8m_ck�����������Ö��������������fixed-clock���������1�Y����������Ð���������osc_sys_ck@d40����������Ö���������� ����ti,mux-clock�������������Œ���������������������������ˆ�� @���������Ð���������sys_ck@1270���������Ö��������������ti,divider-clock�������������Œ�����������ã�����������A������������ˆ��p���������L���������Ð���!������sys_clkout1@d70���������Ö��������������ti,gate-clock������������Œ������������ˆ�� p��������ã���������dpll3_x2_ck���������Ö��������������fixed-factor-clock�����������Œ�����������c�����������n���������dpll3_m2x2_ck�����������Ö��������������fixed-factor-clock�����������Œ�����������c�����������n������������Ð��� ������dpll4_x2_ck���������Ö��������������fixed-factor-clock�����������Œ�����������c�����������n���������corex2_fck����������Ö��������������fixed-factor-clock�����������Œ��� ��������c�����������n������������Ð���"������wkup_l4_ick���������Ö��������������fixed-factor-clock�����������Œ���!��������c�����������n������������Ð���Q������corex2_d3_fck�����������Ö��������������fixed-factor-clock�����������Œ���"��������c�����������n������������Ð���ˆ������corex2_d5_fck�����������Ö��������������fixed-factor-clock�����������Œ���"��������c�����������n������������Ð���‰���������clockdomains�������������cm@48004000�����������ti,omap3-cm����������ˆH�@���@����clocks�����������������������+�������dummy_apb_pclk����������Ö��������������fixed-clock���������1����������omap_32k_fck������������Ö��������������fixed-clock���������1��€����������Ð���C������virt_12m_ck���������Ö��������������fixed-clock���������1�·����������Ð���������virt_13m_ck���������Ö��������������fixed-clock���������1�Æ]@���������Ð���������virt_19200000_ck������������Ö��������������fixed-clock���������1$ø����������Ð���������virt_26000000_ck������������Ö��������������fixed-clock���������1Œº€���������Ð���������virt_38_4m_ck�����������Ö��������������fixed-clock���������1Ið����������Ð���������dpll4_ck@d00������������Ö��������������ti,omap3-dpll-per-clock����������Œ���!���!���������ˆ�� ��� �� D�� 0���������Ð���������dpll4_m2_ck@d48���������Ö��������������ti,divider-clock�������������Œ�����������A���?���������ˆ�� H���������L���������Ð���#������dpll4_m2x2_mul_ck�����������Ö��������������fixed-factor-clock�����������Œ���#��������c�����������n������������Ð���$������dpll4_m2x2_ck@d00�����������Ö��������������ti,gate-clock������������Œ���$��������ã������������ˆ�� ����������x���������Ð���%������omap_96m_alwon_fck����������Ö��������������fixed-factor-clock�����������Œ���%��������c�����������n������������Ð���,������dpll3_ck@d00������������Ö��������������ti,omap3-dpll-core-clock�������������Œ���!���!���������ˆ�� ��� �� @�� 0���������Ð���������dpll3_m3_ck@1140������������Ö��������������ti,divider-clock�������������Œ�����������ã�����������A������������ˆ��@���������L���������Ð���&������dpll3_m3x2_mul_ck�����������Ö��������������fixed-factor-clock�����������Œ���&��������c�����������n������������Ð���'������dpll3_m3x2_ck@d00�����������Ö��������������ti,gate-clock������������Œ���'��������ã������������ˆ�� ����������x���������Ð���(������emu_core_alwon_ck�����������Ö��������������fixed-factor-clock�����������Œ���(��������c�����������n������������Ð���e������sys_altclk����������Ö��������������fixed-clock���������1�������������Ð���1������mcbsp_clks����������Ö��������������fixed-clock���������1�������������Ð���������dpll3_m2_ck@d40���������Ö��������������ti,divider-clock�������������Œ�����������ã�����������A������������ˆ�� @���������L���������Ð���������core_ck���������Ö��������������fixed-factor-clock�����������Œ�����������c�����������n������������Ð���)������dpll1_fck@940�����������Ö��������������ti,divider-clock�������������Œ���)��������ã�����������A������������ˆ�� @���������L���������Ð���*������dpll1_ck@904������������Ö��������������ti,omap3-dpll-clock����������Œ���!���*���������ˆ�� �� $�� @�� 4���������Ð���������dpll1_x2_ck���������Ö��������������fixed-factor-clock�����������Œ�����������c�����������n������������Ð���+������dpll1_x2m2_ck@944�����������Ö��������������ti,divider-clock�������������Œ���+��������A������������ˆ�� D���������L���������Ð���?������cm_96m_fck����������Ö��������������fixed-factor-clock�����������Œ���,��������c�����������n������������Ð���-������omap_96m_fck@d40������������Ö���������� ����ti,mux-clock�������������Œ���-���!��������ã������������ˆ�� @���������Ð���H������dpll4_m3_ck@e40���������Ö��������������ti,divider-clock�������������Œ�����������ã�����������A��� ���������ˆ��@���������L���������Ð���.������dpll4_m3x2_mul_ck�����������Ö��������������fixed-factor-clock�����������Œ���.��������c�����������n������������Ð���/������dpll4_m3x2_ck@d00�����������Ö��������������ti,gate-clock������������Œ���/��������ã������������ˆ�� ����������x���������Ð���0������omap_54m_fck@d40������������Ö���������� ����ti,mux-clock�������������Œ���0���1��������ã������������ˆ�� @���������Ð���;������cm_96m_d2_fck�����������Ö��������������fixed-factor-clock�����������Œ���-��������c�����������n������������Ð���2������omap_48m_fck@d40������������Ö���������� ����ti,mux-clock�������������Œ���2���1��������ã������������ˆ�� @���������Ð���3������omap_12m_fck������������Ö��������������fixed-factor-clock�����������Œ���3��������c�����������n������������Ð���J������dpll4_m4_ck@e40���������Ö��������������ti,divider-clock�������������Œ�����������A������������ˆ��@���������L���������Ð���4������dpll4_m4x2_mul_ck�����������Ö��������������ti,fixed-factor-clock������������Œ���4��������Ž�����������œ������������©���������Ð���5������dpll4_m4x2_ck@d00�����������Ö��������������ti,gate-clock������������Œ���5��������ã������������ˆ�� ����������x���������©���������Ð���Œ������dpll4_m5_ck@f40���������Ö��������������ti,divider-clock�������������Œ�����������A���?���������ˆ��@���������L���������Ð���6������dpll4_m5x2_mul_ck�����������Ö��������������ti,fixed-factor-clock������������Œ���6��������Ž�����������œ������������©���������Ð���7������dpll4_m5x2_ck@d00�����������Ö��������������ti,gate-clock������������Œ���7��������ã������������ˆ�� ����������x���������©���������Ð���m������dpll4_m6_ck@1140������������Ö��������������ti,divider-clock�������������Œ�����������ã�����������A���?���������ˆ��@���������L���������Ð���8������dpll4_m6x2_mul_ck�����������Ö��������������fixed-factor-clock�����������Œ���8��������c�����������n������������Ð���9������dpll4_m6x2_ck@d00�����������Ö��������������ti,gate-clock������������Œ���9��������ã������������ˆ�� ����������x���������Ð���:������emu_per_alwon_ck������������Ö��������������fixed-factor-clock�����������Œ���:��������c�����������n������������Ð���f������clkout2_src_gate_ck@d70���������Ö���������� ����ti,composite-no-wait-gate-clock����������Œ���)��������ã������������ˆ�� p���������Ð���<������clkout2_src_mux_ck@d70����������Ö��������������ti,composite-mux-clock�����������Œ���)���!���-���;���������ˆ�� p���������Ð���=������clkout2_src_ck����������Ö��������������ti,composite-clock�����������Œ���<���=���������Ð���>������sys_clkout2@d70���������Ö��������������ti,divider-clock�������������Œ���>��������ã�����������A���@���������ˆ�� p���������¼������mpu_ck����������Ö��������������fixed-factor-clock�����������Œ���?��������c�����������n������������Ð���@������arm_fck@924���������Ö��������������ti,divider-clock�������������Œ���@���������ˆ�� $��������A���������emu_mpu_alwon_ck������������Ö��������������fixed-factor-clock�����������Œ���@��������c�����������n������������Ð���g������l3_ick@a40����������Ö��������������ti,divider-clock�������������Œ���)��������A������������ˆ�� @���������L���������Ð���A������l4_ick@a40����������Ö��������������ti,divider-clock�������������Œ���A��������ã�����������A������������ˆ�� @���������L���������Ð���B������rm_ick@c40����������Ö��������������ti,divider-clock�������������Œ���B��������ã�����������A������������ˆ��@���������L������gpt10_gate_fck@a00����������Ö��������������ti,composite-gate-clock����������Œ���!��������ã������������ˆ�� ����������Ð���D������gpt10_mux_fck@a40�����������Ö��������������ti,composite-mux-clock�����������Œ���C���!��������ã������������ˆ�� @���������Ð���E������gpt10_fck�����������Ö��������������ti,composite-clock�����������Œ���D���E������gpt11_gate_fck@a00����������Ö��������������ti,composite-gate-clock����������Œ���!��������ã������������ˆ�� ����������Ð���F������gpt11_mux_fck@a40�����������Ö��������������ti,composite-mux-clock�����������Œ���C���!��������ã������������ˆ�� @���������Ð���G������gpt11_fck�����������Ö��������������ti,composite-clock�����������Œ���F���G������core_96m_fck������������Ö��������������fixed-factor-clock�����������Œ���H��������c�����������n������������Ð���������mmchs2_fck@a00����������Ö��������������ti,wait-gate-clock�����������Œ������������ˆ�� ���������ã������������Ð���·������mmchs1_fck@a00����������Ö��������������ti,wait-gate-clock�����������Œ������������ˆ�� ���������ã������������Ð���¸������i2c3_fck@a00������������Ö��������������ti,wait-gate-clock�����������Œ������������ˆ�� ���������ã������������Ð���¹������i2c2_fck@a00������������Ö��������������ti,wait-gate-clock�����������Œ������������ˆ�� ���������ã������������Ð���º������i2c1_fck@a00������������Ö��������������ti,wait-gate-clock�����������Œ������������ˆ�� ���������ã������������Ð���»������mcbsp5_gate_fck@a00���������Ö��������������ti,composite-gate-clock����������Œ�����������ã��� ���������ˆ�� ����������Ð���������mcbsp1_gate_fck@a00���������Ö��������������ti,composite-gate-clock����������Œ�����������ã��� ���������ˆ�� ����������Ð��� ������core_48m_fck������������Ö��������������fixed-factor-clock�����������Œ���3��������c�����������n������������Ð���I������mcspi4_fck@a00����������Ö��������������ti,wait-gate-clock�����������Œ���I���������ˆ�� ���������ã������������Ð���¼������mcspi3_fck@a00����������Ö��������������ti,wait-gate-clock�����������Œ���I���������ˆ�� ���������ã������������Ð���½������mcspi2_fck@a00����������Ö��������������ti,wait-gate-clock�����������Œ���I���������ˆ�� ���������ã������������Ð���¾������mcspi1_fck@a00����������Ö��������������ti,wait-gate-clock�����������Œ���I���������ˆ�� ���������ã������������Ð���¿������uart2_fck@a00�����������Ö��������������ti,wait-gate-clock�����������Œ���I���������ˆ�� ���������ã������������Ð���À������uart1_fck@a00�����������Ö��������������ti,wait-gate-clock�����������Œ���I���������ˆ�� ���������ã��� ���������Ð���Á������core_12m_fck������������Ö��������������fixed-factor-clock�����������Œ���J��������c�����������n������������Ð���K������hdq_fck@a00���������Ö��������������ti,wait-gate-clock�����������Œ���K���������ˆ�� ���������ã������������Ð���Â������core_l3_ick���������Ö��������������fixed-factor-clock�����������Œ���A��������c�����������n������������Ð���L������sdrc_ick@a10������������Ö��������������ti,wait-gate-clock�����������Œ���L���������ˆ�� ��������ã������������Ð���������gpmc_fck������������Ö��������������fixed-factor-clock�����������Œ���L��������c�����������n���������core_l4_ick���������Ö��������������fixed-factor-clock�����������Œ���B��������c�����������n������������Ð���M������mmchs2_ick@a10����������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã������������Ð���Ã������mmchs1_ick@a10����������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã������������Ð���Ä������hdq_ick@a10���������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã������������Ð���Å������mcspi4_ick@a10����������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã������������Ð���Æ������mcspi3_ick@a10����������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã������������Ð���Ç������mcspi2_ick@a10����������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã������������Ð���È������mcspi1_ick@a10����������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã������������Ð���É������i2c3_ick@a10������������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã������������Ð���Ê������i2c2_ick@a10������������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã������������Ð���Ë������i2c1_ick@a10������������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã������������Ð���Ì������uart2_ick@a10�����������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã������������Ð���Í������uart1_ick@a10�����������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã��� ���������Ð���Î������gpt11_ick@a10�����������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã������������Ð���Ï������gpt10_ick@a10�����������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã������������Ð���Ð������mcbsp5_ick@a10����������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã��� ���������Ð���Ñ������mcbsp1_ick@a10����������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã��� ���������Ð���Ò������omapctrl_ick@a10������������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã������������Ð���Ó������dss_tv_fck@e00����������Ö��������������ti,gate-clock������������Œ���;���������ˆ�����������ã������������Ð���²������dss_96m_fck@e00���������Ö��������������ti,gate-clock������������Œ���H���������ˆ�����������ã������������Ð���³������dss2_alwon_fck@e00����������Ö��������������ti,gate-clock������������Œ���!���������ˆ�����������ã������������Ð���´������dummy_ck������������Ö��������������fixed-clock���������1����������gpt1_gate_fck@c00�����������Ö��������������ti,composite-gate-clock����������Œ���!��������ã�������������ˆ������������Ð���N������gpt1_mux_fck@c40������������Ö��������������ti,composite-mux-clock�����������Œ���C���!���������ˆ��@���������Ð���O������gpt1_fck������������Ö��������������ti,composite-clock�����������Œ���N���O���������Ð��������aes2_ick@a10������������Ö��������������ti,omap3-interface-clock�������������Œ���M��������ã������������ˆ�� ���������Ð���������wkup_32k_fck������������Ö��������������fixed-factor-clock�����������Œ���C��������c�����������n������������Ð���P������gpio1_dbck@c00����������Ö��������������ti,gate-clock������������Œ���P���������ˆ�����������ã������������Ð���©������sha12_ick@a10�����������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã������������Ð���Ô������wdt2_fck@c00������������Ö��������������ti,wait-gate-clock�����������Œ���P���������ˆ�����������ã������������Ð���ª������wdt2_ick@c10������������Ö��������������ti,omap3-interface-clock�������������Œ���Q���������ˆ����������ã������������Ð���«������wdt1_ick@c10������������Ö��������������ti,omap3-interface-clock�������������Œ���Q���������ˆ����������ã������������Ð���¬������gpio1_ick@c10�����������Ö��������������ti,omap3-interface-clock�������������Œ���Q���������ˆ����������ã������������Ð���������omap_32ksync_ick@c10������������Ö��������������ti,omap3-interface-clock�������������Œ���Q���������ˆ����������ã������������Ð���®������gpt12_ick@c10�����������Ö��������������ti,omap3-interface-clock�������������Œ���Q���������ˆ����������ã������������Ð���¯������gpt1_ick@c10������������Ö��������������ti,omap3-interface-clock�������������Œ���Q���������ˆ����������ã�������������Ð���°������per_96m_fck���������Ö��������������fixed-factor-clock�����������Œ���,��������c�����������n������������Ð���������per_48m_fck���������Ö��������������fixed-factor-clock�����������Œ���3��������c�����������n������������Ð���R������uart3_fck@1000����������Ö��������������ti,wait-gate-clock�����������Œ���R���������ˆ�����������ã������������Ð���������gpt2_gate_fck@1000����������Ö��������������ti,composite-gate-clock����������Œ���!��������ã������������ˆ������������Ð���S������gpt2_mux_fck@1040�����������Ö��������������ti,composite-mux-clock�����������Œ���C���!���������ˆ��@���������Ð���T������gpt2_fck������������Ö��������������ti,composite-clock�����������Œ���S���T���������Ð��������gpt3_gate_fck@1000����������Ö��������������ti,composite-gate-clock����������Œ���!��������ã������������ˆ������������Ð���U������gpt3_mux_fck@1040�����������Ö��������������ti,composite-mux-clock�����������Œ���C���!��������ã������������ˆ��@���������Ð���V������gpt3_fck������������Ö��������������ti,composite-clock�����������Œ���U���V������gpt4_gate_fck@1000����������Ö��������������ti,composite-gate-clock����������Œ���!��������ã������������ˆ������������Ð���W������gpt4_mux_fck@1040�����������Ö��������������ti,composite-mux-clock�����������Œ���C���!��������ã������������ˆ��@���������Ð���X������gpt4_fck������������Ö��������������ti,composite-clock�����������Œ���W���X������gpt5_gate_fck@1000����������Ö��������������ti,composite-gate-clock����������Œ���!��������ã������������ˆ������������Ð���Y������gpt5_mux_fck@1040�����������Ö��������������ti,composite-mux-clock�����������Œ���C���!��������ã������������ˆ��@���������Ð���Z������gpt5_fck������������Ö��������������ti,composite-clock�����������Œ���Y���Z������gpt6_gate_fck@1000����������Ö��������������ti,composite-gate-clock����������Œ���!��������ã������������ˆ������������Ð���[������gpt6_mux_fck@1040�����������Ö��������������ti,composite-mux-clock�����������Œ���C���!��������ã������������ˆ��@���������Ð���\������gpt6_fck������������Ö��������������ti,composite-clock�����������Œ���[���\������gpt7_gate_fck@1000����������Ö��������������ti,composite-gate-clock����������Œ���!��������ã������������ˆ������������Ð���]������gpt7_mux_fck@1040�����������Ö��������������ti,composite-mux-clock�����������Œ���C���!��������ã������������ˆ��@���������Ð���^������gpt7_fck������������Ö��������������ti,composite-clock�����������Œ���]���^������gpt8_gate_fck@1000����������Ö��������������ti,composite-gate-clock����������Œ���!��������ã��� ���������ˆ������������Ð���_������gpt8_mux_fck@1040�����������Ö��������������ti,composite-mux-clock�����������Œ���C���!��������ã������������ˆ��@���������Ð���`������gpt8_fck������������Ö��������������ti,composite-clock�����������Œ���_���`������gpt9_gate_fck@1000����������Ö��������������ti,composite-gate-clock����������Œ���!��������ã��� ���������ˆ������������Ð���a������gpt9_mux_fck@1040�����������Ö��������������ti,composite-mux-clock�����������Œ���C���!��������ã������������ˆ��@���������Ð���b������gpt9_fck������������Ö��������������ti,composite-clock�����������Œ���a���b������per_32k_alwon_fck�����������Ö��������������fixed-factor-clock�����������Œ���C��������c�����������n������������Ð���c������gpio6_dbck@1000���������Ö��������������ti,gate-clock������������Œ���c���������ˆ�����������ã������������Ð���������gpio5_dbck@1000���������Ö��������������ti,gate-clock������������Œ���c���������ˆ�����������ã������������Ð���‘������gpio4_dbck@1000���������Ö��������������ti,gate-clock������������Œ���c���������ˆ�����������ã������������Ð���’������gpio3_dbck@1000���������Ö��������������ti,gate-clock������������Œ���c���������ˆ�����������ã������������Ð���“������gpio2_dbck@1000���������Ö��������������ti,gate-clock������������Œ���c���������ˆ�����������ã��� ���������Ð���”������wdt3_fck@1000�����������Ö��������������ti,wait-gate-clock�����������Œ���c���������ˆ�����������ã������������Ð���•������per_l4_ick����������Ö��������������fixed-factor-clock�����������Œ���B��������c�����������n������������Ð���d������gpio6_ick@1010����������Ö��������������ti,omap3-interface-clock�������������Œ���d���������ˆ����������ã������������Ð���–������gpio5_ick@1010����������Ö��������������ti,omap3-interface-clock�������������Œ���d���������ˆ����������ã������������Ð���—������gpio4_ick@1010����������Ö��������������ti,omap3-interface-clock�������������Œ���d���������ˆ����������ã������������Ð���˜������gpio3_ick@1010����������Ö��������������ti,omap3-interface-clock�������������Œ���d���������ˆ����������ã������������Ð���™������gpio2_ick@1010����������Ö��������������ti,omap3-interface-clock�������������Œ���d���������ˆ����������ã��� ���������Ð���š������wdt3_ick@1010�����������Ö��������������ti,omap3-interface-clock�������������Œ���d���������ˆ����������ã������������Ð���›������uart3_ick@1010����������Ö��������������ti,omap3-interface-clock�������������Œ���d���������ˆ����������ã������������Ð���œ������uart4_ick@1010����������Ö��������������ti,omap3-interface-clock�������������Œ���d���������ˆ����������ã������������Ð���������gpt9_ick@1010�����������Ö��������������ti,omap3-interface-clock�������������Œ���d���������ˆ����������ã��� ���������Ð���ž������gpt8_ick@1010�����������Ö��������������ti,omap3-interface-clock�������������Œ���d���������ˆ����������ã��� ���������Ð���Ÿ������gpt7_ick@1010�����������Ö��������������ti,omap3-interface-clock�������������Œ���d���������ˆ����������ã������������Ð��� ������gpt6_ick@1010�����������Ö��������������ti,omap3-interface-clock�������������Œ���d���������ˆ����������ã������������Ð���¡������gpt5_ick@1010�����������Ö��������������ti,omap3-interface-clock�������������Œ���d���������ˆ����������ã������������Ð���¢������gpt4_ick@1010�����������Ö��������������ti,omap3-interface-clock�������������Œ���d���������ˆ����������ã������������Ð���£������gpt3_ick@1010�����������Ö��������������ti,omap3-interface-clock�������������Œ���d���������ˆ����������ã������������Ð���¤������gpt2_ick@1010�����������Ö��������������ti,omap3-interface-clock�������������Œ���d���������ˆ����������ã������������Ð���¥������mcbsp2_ick@1010���������Ö��������������ti,omap3-interface-clock�������������Œ���d���������ˆ����������ã�������������Ð���¦������mcbsp3_ick@1010���������Ö��������������ti,omap3-interface-clock�������������Œ���d���������ˆ����������ã������������Ð���§������mcbsp4_ick@1010���������Ö��������������ti,omap3-interface-clock�������������Œ���d���������ˆ����������ã������������Ð���¨������mcbsp2_gate_fck@1000������������Ö��������������ti,composite-gate-clock����������Œ�����������ã�������������ˆ������������Ð��� ������mcbsp3_gate_fck@1000������������Ö��������������ti,composite-gate-clock����������Œ�����������ã������������ˆ������������Ð���������mcbsp4_gate_fck@1000������������Ö��������������ti,composite-gate-clock����������Œ�����������ã������������ˆ������������Ð���������emu_src_mux_ck@1140���������Ö���������� ����ti,mux-clock�������������Œ���!���e���f���g���������ˆ��@���������Ð���h������emu_src_ck����������Ö��������������ti,clkdm-gate-clock����������Œ���h���������Ð���i������pclk_fck@1140�����������Ö��������������ti,divider-clock�������������Œ���i��������ã�����������A������������ˆ��@���������L������pclkx2_fck@1140���������Ö��������������ti,divider-clock�������������Œ���i��������ã�����������A������������ˆ��@���������L������atclk_fck@1140����������Ö��������������ti,divider-clock�������������Œ���i��������ã�����������A������������ˆ��@���������L������traceclk_src_fck@1140�����������Ö���������� ����ti,mux-clock�������������Œ���!���e���f���g��������ã������������ˆ��@���������Ð���j������traceclk_fck@1140�����������Ö��������������ti,divider-clock�������������Œ���j��������ã�����������A������������ˆ��@���������L������secure_32k_fck����������Ö��������������fixed-clock���������1��€����������Ð���k������gpt12_fck�����������Ö��������������fixed-factor-clock�����������Œ���k��������c�����������n������������Ð��������wdt1_fck������������Ö��������������fixed-factor-clock�����������Œ���k��������c�����������n���������security_l4_ick2������������Ö��������������fixed-factor-clock�����������Œ���B��������c�����������n������������Ð���l������aes1_ick@a14������������Ö��������������ti,omap3-interface-clock�������������Œ���l��������ã������������ˆ�� ���������Ð���������rng_ick@a14���������Ö��������������ti,omap3-interface-clock�������������Œ���l���������ˆ�� ��������ã������������Ð���������sha11_ick@a14�����������Ö��������������ti,omap3-interface-clock�������������Œ���l���������ˆ�� ��������ã���������des1_ick@a14������������Ö��������������ti,omap3-interface-clock�������������Œ���l���������ˆ�� ��������ã����������cam_mclk@f00������������Ö��������������ti,gate-clock������������Œ���m��������ã�������������ˆ������������©������cam_ick@f10���������Ö����������!����ti,omap3-no-wait-interface-clock�������������Œ���B���������ˆ����������ã�������������Ð���Û������csi2_96m_fck@f00������������Ö��������������ti,gate-clock������������Œ������������ˆ�����������ã������������Ð���Ü������security_l3_ick���������Ö��������������fixed-factor-clock�����������Œ���A��������c�����������n������������Ð���n������pka_ick@a14���������Ö��������������ti,omap3-interface-clock�������������Œ���n���������ˆ�� ��������ã���������icr_ick@a10���������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã���������des2_ick@a10������������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã���������mspro_ick@a10�����������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã���������mailboxes_ick@a10�����������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã���������ssi_l4_ick����������Ö��������������fixed-factor-clock�����������Œ���B��������c�����������n������������Ð���u������sr1_fck@c00���������Ö��������������ti,wait-gate-clock�����������Œ���!���������ˆ�����������ã������������Ð��������sr2_fck@c00���������Ö��������������ti,wait-gate-clock�����������Œ���!���������ˆ�����������ã������������Ð��������sr_l4_ick�����������Ö��������������fixed-factor-clock�����������Œ���B��������c�����������n���������dpll2_fck@40������������Ö��������������ti,divider-clock�������������Œ���)��������ã�����������A������������ˆ���@���������L���������Ð���o������dpll2_ck@4����������Ö��������������ti,omap3-dpll-clock����������Œ���!���o���������ˆ������$���@���4���������Ò���������ä���������ì���������Ð���p������dpll2_m2_ck@44����������Ö��������������ti,divider-clock�������������Œ���p��������A������������ˆ���D���������L���������Ð���q������iva2_ck@0�����������Ö��������������ti,wait-gate-clock�����������Œ���q���������ˆ������������ã�������������Ð���Ý������modem_fck@a00�����������Ö��������������ti,omap3-interface-clock�������������Œ���!���������ˆ�� ���������ã������������Ð���Þ������sad2d_ick@a10�����������Ö��������������ti,omap3-interface-clock�������������Œ���A���������ˆ�� ��������ã������������Ð���ß������mad2d_ick@a18�����������Ö��������������ti,omap3-interface-clock�������������Œ���A���������ˆ�� ��������ã������������Ð���à������mspro_fck@a00�����������Ö��������������ti,wait-gate-clock�����������Œ������������ˆ�� ���������ã���������ssi_ssr_gate_fck_3430es2@a00������������Ö���������� ����ti,composite-no-wait-gate-clock����������Œ���"��������ã�������������ˆ�� ����������Ð���r������ssi_ssr_div_fck_3430es2@a40���������Ö��������������ti,composite-divider-clock�����������Œ���"��������ã������������ˆ�� @������$������������������������������������������Ð���s������ssi_ssr_fck_3430es2���������Ö��������������ti,composite-clock�����������Œ���r���s���������Ð���t������ssi_sst_fck_3430es2���������Ö��������������fixed-factor-clock�����������Œ���t��������c�����������n������������Ð�� ������hsotgusb_ick_3430es2@a10������������Ö����������"����ti,omap3-hsotgusb-interface-clock������������Œ���L���������ˆ�� ��������ã������������Ð���Ž������ssi_ick_3430es2@a10���������Ö��������������ti,omap3-ssi-interface-clock�������������Œ���u���������ˆ�� ��������ã�������������Ð��������usim_gate_fck@c00�����������Ö��������������ti,composite-gate-clock����������Œ���H��������ã��� ���������ˆ������������Ð���€������sys_d2_ck�����������Ö��������������fixed-factor-clock�����������Œ���!��������c�����������n������������Ð���w������omap_96m_d2_fck���������Ö��������������fixed-factor-clock�����������Œ���H��������c�����������n������������Ð���x������omap_96m_d4_fck���������Ö��������������fixed-factor-clock�����������Œ���H��������c�����������n������������Ð���y������omap_96m_d8_fck���������Ö��������������fixed-factor-clock�����������Œ���H��������c�����������n������������Ð���z������omap_96m_d10_fck������������Ö��������������fixed-factor-clock�����������Œ���H��������c�����������n��� ���������Ð���{������dpll5_m2_d4_ck����������Ö��������������fixed-factor-clock�����������Œ���v��������c�����������n������������Ð���|������dpll5_m2_d8_ck����������Ö��������������fixed-factor-clock�����������Œ���v��������c�����������n������������Ð���}������dpll5_m2_d16_ck���������Ö��������������fixed-factor-clock�����������Œ���v��������c�����������n������������Ð���~������dpll5_m2_d20_ck���������Ö��������������fixed-factor-clock�����������Œ���v��������c�����������n������������Ð���������usim_mux_fck@c40������������Ö��������������ti,composite-mux-clock��������(���Œ���!���w���x���y���z���{���|���}���~�����������ã������������ˆ��@���������L���������Ð���������usim_fck������������Ö��������������ti,composite-clock�����������Œ���€���������usim_ick@c10������������Ö��������������ti,omap3-interface-clock�������������Œ���Q���������ˆ����������ã��� ���������Ð���±������dpll5_ck@d04������������Ö��������������ti,omap3-dpll-clock����������Œ���!���!���������ˆ�� �� $�� L�� 4���������Ò���������ä���������Ð���‚������dpll5_m2_ck@d50���������Ö��������������ti,divider-clock�������������Œ���‚��������A������������ˆ�� P���������L���������Ð���v������sgx_gate_fck@b00������������Ö��������������ti,composite-gate-clock����������Œ���)��������ã������������ˆ������������Ð���Š������core_d3_ck����������Ö��������������fixed-factor-clock�����������Œ���)��������c�����������n������������Ð���ƒ������core_d4_ck����������Ö��������������fixed-factor-clock�����������Œ���)��������c�����������n������������Ð���„������core_d6_ck����������Ö��������������fixed-factor-clock�����������Œ���)��������c�����������n������������Ð���…������omap_192m_alwon_fck���������Ö��������������fixed-factor-clock�����������Œ���%��������c�����������n������������Ð���†������core_d2_ck����������Ö��������������fixed-factor-clock�����������Œ���)��������c�����������n������������Ð���‡������sgx_mux_fck@b40���������Ö��������������ti,composite-mux-clock�������� ���Œ���ƒ���„���…���-���†���‡���ˆ���‰���������ˆ��@���������Ð���‹������sgx_fck���������Ö��������������ti,composite-clock�����������Œ���Š���‹���������Ð��������sgx_ick@b10���������Ö��������������ti,wait-gate-clock�����������Œ���A���������ˆ����������ã�������������Ð���á������cpefuse_fck@a08���������Ö��������������ti,gate-clock������������Œ���!���������ˆ�� ��������ã�������������Ð���Õ������ts_fck@a08����������Ö��������������ti,gate-clock������������Œ���C���������ˆ�� ��������ã������������Ð���Ö������usbtll_fck@a08����������Ö��������������ti,wait-gate-clock�����������Œ���v���������ˆ�� ��������ã������������Ð���×������usbtll_ick@a18����������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã������������Ð���Ø������mmchs3_ick@a10����������Ö��������������ti,omap3-interface-clock�������������Œ���M���������ˆ�� ��������ã������������Ð���Ù������mmchs3_fck@a00����������Ö��������������ti,wait-gate-clock�����������Œ������������ˆ�� ���������ã������������Ð���Ú������dss1_alwon_fck_3430es2@e00����������Ö��������������ti,dss-gate-clock������������Œ���Œ��������ã�������������ˆ������������©���������Ð���µ������dss_ick_3430es2@e10���������Ö��������������ti,omap3-dss-interface-clock�������������Œ���B���������ˆ����������ã�������������Ð���¶������usbhost_120m_fck@1400�����������Ö��������������ti,gate-clock������������Œ���v���������ˆ�����������ã������������Ð���â������usbhost_48m_fck@1400������������Ö��������������ti,dss-gate-clock������������Œ���3���������ˆ�����������ã�������������Ð���ã������usbhost_ick@1410������������Ö��������������ti,omap3-dss-interface-clock�������������Œ���B���������ˆ����������ã�������������Ð���ä���������clockdomains�������core_l3_clkdm�������������ti,clockdomain�����������Œ������Ž������dpll3_clkdm�����������ti,clockdomain�����������Œ���������dpll1_clkdm�����������ti,clockdomain�����������Œ���������per_clkdm�������������ti,clockdomain��������h���Œ���������‘���’���“���”���•���–���—���˜���™���š���›���œ������ž���Ÿ��� ���¡���¢���£���¤���¥���¦���§���¨������emu_clkdm�������������ti,clockdomain�����������Œ���i������dpll4_clkdm�����������ti,clockdomain�����������Œ���������wkup_clkdm������������ti,clockdomain��������$���Œ���©���ª���«���¬������®���¯���°���±������dss_clkdm�������������ti,clockdomain�����������Œ���²���³���´���µ���¶������core_l4_clkdm�������������ti,clockdomain��������”���Œ���·���¸���¹���º���»���¼���½���¾���¿���À���Á���Â���Ã���Ä���Å���Æ���Ç���È���É���Ê���Ë���Ì���Í���Î���Ï���Ð���Ñ���Ò���Ó������Ô���Õ���Ö���×���Ø���Ù���Ú������cam_clkdm�������������ti,clockdomain�����������Œ���Û���Ü������iva2_clkdm������������ti,clockdomain�����������Œ���Ý������dpll2_clkdm�����������ti,clockdomain�����������Œ���p������d2d_clkdm�������������ti,clockdomain�����������Œ���Þ���ß���à������dpll5_clkdm�����������ti,clockdomain�����������Œ���‚������sgx_clkdm�������������ti,clockdomain�����������Œ���á������usbhost_clkdm�������������ti,clockdomain�����������Œ���â���ã���ä������������target-module@48320000������������ti,sysc-omap2�ti,sysc������������ˆH2�����H2���������� ��ðrev�sysc����������������������������Œ���P���®���������“fck�ick����������������������+������������í����H2��������counter@0�������������ti,omap-counter32k�����������ˆ������� ���������interrupt-controller@48200000�������������ti,omap3-intc��������������������������������ˆH ��������������Ð���������target-module@48056000������������ti,sysc-omap2�ti,sysc������������ˆH`����H`,���H`(�����������ðrev�sysc�syss�����������ú��#��������������������������������������������������������Œ���L���������“ick����������������������+������������í����H`�������dma-controller@0��������������ti,omap3430-sdma�ti,omap-sdma������������ˆ����������������Ø������ �������������������������%��� ��������2���`���������Ð������������gpio@48310000�������������ti,omap3-gpio������������ˆH1��������������Ø������������ãgpio1������������?���������Q��������a��������������������������������Ð��������gpio@49050000�������������ti,omap3-gpio������������ˆI��������������Ø������������ãgpio2������������Q��������a��������������������������������Ð��������gpio@49052000�������������ti,omap3-gpio������������ˆI �������������Ø������������ãgpio3������������Q��������a�����������������������������gpio@49054000�������������ti,omap3-gpio������������ˆI@�������������Ø��� ���������ãgpio4������������Q��������a��������������������������������Ð���ø������gpio@49056000�������������ti,omap3-gpio������������ˆI`�������������Ø���!���������ãgpio5������������Q��������a��������������������������������Ð���ô������gpio@49058000�������������ti,omap3-gpio������������ˆI€�������������Ø���"���������ãgpio6������������Q��������a��������������������������������Ð��������serial@4806a000�����������ti,omap3-uart������������ˆH ��� ���������m������H��������"������1������2��������'tx�rx������������ãuart1�����������1Ül�������serial@4806c000�����������ti,omap3-uart������������ˆHÀ������������m������I��������"������3������4��������'tx�rx������������ãuart2�����������1Ül���������ddefault���������r���å������serial@49020000�����������ti,omap3-uart������������ˆI�������������m������J���æ��n��������"������5������6��������'tx�rx������������ãuart3�����������1Ül���������ddefault���������r���ç������i2c@48070000���������� ����ti,omap3-i2c�������������ˆH�����€���������Ø���8��������"��������������������'tx�rx������������������������+�������������ãi2c1������������ddefault���������r���è��������1�'¬@���twl@48�����������ˆ���H���������Ø�������������������������ti,twl4030������������������������������ddefault���������r���é���ê���audio�������������ti,twl4030-audio�������codec������������rtc�����������ti,twl4030-rtc�����������Ø���������bci�����������ti,twl4030-bci�����������Ø��� ��������������ë�����������ì�����������›vac�������watchdog��������������ti,twl4030-wdt��������regulator-vaux1�����������ti,twl4030-vaux1����������regulator-vaux2�����������ti,twl4030-vaux2����������regulator-vaux3�����������ti,twl4030-vaux3����������regulator-vaux4�����������ti,twl4030-vaux4����������regulator-vdd1������������ti,twl4030-vdd1���������¦� 'À��������¾� ������regulator-vdac������������ti,twl4030-vdac���������¦�w@��������¾�w@������regulator-vio�������������ti,twl4030-vio��������regulator-vintana1������������ti,twl4030-vintana1�������regulator-vintana2������������ti,twl4030-vintana2�������regulator-vintdig�������������ti,twl4030-vintdig��������regulator-vmmc1�����������ti,twl4030-vmmc1������������¦�:��������¾�0°���������Ð���û������regulator-vmmc2�����������ti,twl4030-vmmc2������������¦�:��������¾�0°������regulator-vusb1v5�������������ti,twl4030-vusb1v5�����������Ð���í������regulator-vusb1v8�������������ti,twl4030-vusb1v8�����������Ð���î������regulator-vusb3v1�������������ti,twl4030-vusb3v1�����������Ð���ë������regulator-vpll1�����������ti,twl4030-vpll1����������regulator-vpll2�����������ti,twl4030-vpll2������������¦�w@��������¾�w@���������¬������regulator-vsim������������ti,twl4030-vsim���������¦�w@��������¾�-ÆÀ������gpio��������������ti,twl4030-gpio����������Q��������a��������������������������������À������twl4030-usb�����������ti,twl4030-usb�����������Ø��� �����������Ì���í��������Ú���î��������è���ë��������ö�����������ÿ�������������Ð�� ������pwm�����������ti,twl4030-pwm���������� ���������pwmled������������ti,twl4030-pwmled����������� ������������Ð��������pwrbutton�������������ti,twl4030-pwrbutton�������������Ø���������keypad������������ti,twl4030-keypad������������Ø����������������������%���������madc��������������ti,twl4030-madc����������Ø�����������8������������Ð���ì������������i2c@48072000���������� ����ti,omap3-i2c�������������ˆH ����€���������Ø���9��������"��������������������'tx�rx������������������������+�������������ãi2c2���������� ��Jdisabled����������i2c@48060000���������� ����ti,omap3-i2c�������������ˆH�����€���������Ø���=��������"��������������������'tx�rx������������������������+�������������ãi2c3������������ddefault���������r���ï��������1�† ���eeprom@51�������������atmel,24c01����������ˆ���Q��������Q���������lis33de@1d������������st,lis33de�st,lis3lv02d����������ˆ�����������Z���ð��������e���ñ���������s���������…���������—��������©��� ��������»��� ��������Í��� ���������ß���������í���������û��������� ������������������(���������7���������F��������U���x��������d���x��������s���Œ��������‚��&��������‘��&�������� ��î���������mailbox@48094000��������������ti,omap3-mailbox�������������ãmailbox����������ˆH @�������������Ø�����������¯�����������»�����������Í������dsp���������ß��������������������ê��������������������spi@48098000��������������ti,omap2-mcspi�����������ˆH €�������������Ø���A���������������������+�������������ãmcspi1����������õ���������@��"������#������$������%������&������'������(������)������*������ ��'tx0�rx0�tx1�rx1�tx2�rx2�tx3�rx3���������ddefault���������r���ò���display@1�������������lgphilips,lb035q02����������lcd35������������ˆ����������� �¡ ������������������$��������ddefault���������r���ó��������-���ô����������port�������endpoint������������:���õ���������Ð��������������ads7846@0�����������ddefault���������r���ö����������ti,ads7846����������J���÷���������ˆ������������ �ã`������������ø���������Ø���������������U���ø��������������b������������kÿ����������t������������}ÿ����������†�´����������–�ÿ�����������¦���������spi@4809a000��������������ti,omap2-mcspi�����������ˆH �������������Ø���B���������������������+�������������ãmcspi2����������õ��������� ��"������+������,������-������.��������'tx0�rx0�tx1�rx1�������spi@480b8000��������������ti,omap2-mcspi�����������ˆH€�������������Ø���[���������������������+�������������ãmcspi3����������õ��������� ��"��������������������������������'tx0�rx0�tx1�rx1�������spi@480ba000��������������ti,omap2-mcspi�����������ˆH �������������Ø���0���������������������+�������������ãmcspi4����������õ�����������"������F������G��������'tx0�rx0�������1w@480b2000�����������ti,omap3-1w����������ˆH �������������Ø���:���������ãhdq1w���������mmc@4809c000��������������ti,omap3-hsmmc�����������ˆH À�������������Ø���S���������ãmmc1�������������´��������"������=������>��������'tx�rx�����������Á���ù��������ddefault���������r���ú��������Î���û��������Ú���������mmc@480b4000��������������ti,omap3-hsmmc�����������ˆH@�������������Ø���V���������ãmmc2������������"������/������0��������'tx�rx�����������ddefault���������r���ü��������Î���ý��������ä���þ��������Ú������������ñ���������þ������mmc@480ad000��������������ti,omap3-hsmmc�����������ˆH Ð�������������Ø���^���������ãmmc3������������"������M������N��������'tx�rx��������� ��Jdisabled����������mmu@480bd400��������������������������ti,omap2-iommu�����������ˆHÔ����€���������Ø������������ãmmu_isp���������������������Ð��������mmu@5d000000��������������������������ti,omap2-iommu�����������ˆ]������€���������Ø������������ãmmu_iva������� ��Jdisabled����������wdt@48314000���������� ����ti,omap3-wdt�������������ˆH1@����€������ ���ãwd_timer2���������mcbsp@48074000������������ti,omap3-mcbsp�����������ˆH@����ÿ��������ðmpu����������Ø������;���<������ ��)common�tx�rx������������9���€���������ãmcbsp1����������"������������ ��������'tx�rx������������Œ���ÿ���������“fck������� ��Jdisabled����������target-module@480a0000������������ti,sysc-omap2�ti,sysc������������ˆH �<���H �@���H �D�����������ðrev�sysc�syss�����������ú��������������������������������������Œ������������“ick����������������������+������������í����H ���� ����rng@0��������� ����ti,omap2-rng�������������ˆ������ ����������Ø���4���������mcbsp@49022000������������ti,omap3-mcbsp�����������ˆI ����ÿI€����ÿ������ ��ðmpu�sidetone�������������Ø������>���?�����������)common�tx�rx�sidetone�����������9������������ãmcbsp2�mcbsp2_sidetone����������"������!������"��������'tx�rx������������Œ�����¦���������“fck�ick���������Jokay�������������Ð��������mcbsp@49024000������������ti,omap3-mcbsp�����������ˆI@����ÿI ����ÿ������ ��ðmpu�sidetone�������������Ø������Y���Z�����������)common�tx�rx�sidetone�����������9���€���������ãmcbsp3�mcbsp3_sidetone����������"��������������������'tx�rx������������Œ�����§���������“fck�ick������� ��Jdisabled����������mcbsp@49026000������������ti,omap3-mcbsp�����������ˆI`����ÿ��������ðmpu����������Ø������6���7������ ��)common�tx�rx������������9���€���������ãmcbsp4����������"��������������������'tx�rx������������Œ�����������“fck���������H���������� ��Jdisabled����������mcbsp@48096000������������ti,omap3-mcbsp�����������ˆH `����ÿ��������ðmpu����������Ø������Q���R������ ��)common�tx�rx������������9���€���������ãmcbsp5����������"��������������������'tx�rx������������Œ�����������“fck������� ��Jdisabled����������sham@480c3000�������������ti,omap3-sham������������ãsham�������������ˆH0����d���������Ø���1��������"������E��������'rx��������target-module@48318000������������ti,sysc-omap2-timer�ti,sysc����������ˆH1€����H1€���H1€�����������ðrev�sysc�syss�����������ú��'��������������������������������������Œ�����°���������“fck�ick����������������������+������������í����H1€�������������Y���������m���timer@0�����������ti,omap3430-timer������������ˆ�������€���������Œ�����������“fck����������Ø���%���������x��������‡����������—���C���������target-module@49032000������������ti,sysc-omap2-timer�ti,sysc����������ˆI ����I ���I �����������ðrev�sysc�syss�����������ú��'��������������������������������������Œ�����¥���������“fck�ick����������������������+������������í����I �������timer@0�����������ti,omap3430-timer������������ˆ����������������Ø���&���������timer@49034000������������ti,omap3430-timer������������ˆI@�������������Ø���'���������ãtimer3��������timer@49036000������������ti,omap3430-timer������������ˆI`�������������Ø���(���������ãtimer4��������timer@49038000������������ti,omap3430-timer������������ˆI€�������������Ø���)���������ãtimer5�����������®������timer@4903a000������������ti,omap3430-timer������������ˆI �������������Ø���*���������ãtimer6�����������®������timer@4903c000������������ti,omap3430-timer������������ˆIÀ�������������Ø���+���������ãtimer7�����������®������timer@4903e000������������ti,omap3430-timer������������ˆIà�������������Ø���,���������ãtimer8�����������»���������®������timer@49040000������������ti,omap3430-timer������������ˆI��������������Ø���-���������ãtimer9�����������»������timer@48086000������������ti,omap3430-timer������������ˆH`�������������Ø���.���������ãtimer10����������»������timer@48088000������������ti,omap3430-timer������������ˆH€�������������Ø���/���������ãtimer11����������»������target-module@48304000������������ti,sysc-omap2-timer�ti,sysc����������ˆH0@����H0@���H0@�����������ðrev�sysc�syss�����������ú��'��������������������������������������Œ�����¯���������“fck�ick����������������������+������������í����H0@�������timer@0�����������ti,omap3430-timer������������ˆ����������������Ø���_���������x���������È���������usbhstll@48062000��������� ����ti,usbhs-tll�������������ˆH �������������Ø���N���������ãusb_tll_hs��������usbhshost@48064000������������ti,usbhs-host������������ˆH@�������������ãusb_host_hs����������������������+�������������í������ ��Øehci-phy�������ohci@48064400�������������ti,ohci-omap3������������ˆHD�������������Ø���L���������ã������ehci@48064800��������� ����ti,ehci-omap�������������ˆHH�������������Ø���M��������û���������������gpmc@6e000000�������������ti,omap3430-gpmc�������������ãgpmc�������������ˆn�����Ð���������Ø�����������"��������������'rxtx������������������������������������������������+��������������������������������Q��������a���������0���í��������0�������������+�������������,���������������Ð�� ���nand@0,0��������������ti,omap2-nand�����������micron,mt29c4g96maz����������ˆ���������������������� ���������Ø�����������������������-�����������<�����������Nbch8������������^������������o������������}���,�����������,��������¡�����������°���"��������Ã���,��������Ö���(��������å���6��������ô���@�������� ���R�������� ���R�������� %���(�������� 7�������������������������+������partition@0���������SPL����������ˆ�������������partition@80000���������U-Boot�����������ˆ������������partition@1c0000������������Environment����������ˆ�$�����������partition@280000������������Kernel�����������ˆ�(���€��������partition@780000������������Filesystem�����������ˆ�¨������������������usb_otg_hs@480ab000�����������ti,omap3-musb������������ˆH °�������������Ø���\���]��������)mc�dma�����������ãusb_otg_hs���������� O����������� Z����������� b����������� k������������ z�� ��������û�� ������ �� ‚usb2-phy������������ú����������� Œ���2������dss@48050000���������� ����ti,omap3-dss�������������ˆH�������������Jokay���������� ���ãdss_core�������������Œ���µ���������“fck����������������������+�������������í��������ddefault���������r�����dispc@48050400������������ti,omap3-dispc�����������ˆH�������������Ø��������� ���ãdss_dispc������������Œ���µ���������“fck�������encoder@4804fc00���������� ����ti,omap3-dsi�������������ˆHü����Hþ����@Hÿ���� ��������ðproto�phy�pll������������Ø��������� ��Jdisabled���������� ���ãdss_dsi1�������������Œ���µ���´���������“fck�sys_clk����������������������+����������encoder@48050800��������������ti,omap3-rfbi������������ˆH���������� ��Jdisabled���������� ���ãdss_rfbi�������������Œ���µ���¶���������“fck�ick�������encoder@48050c00��������������ti,omap3-venc������������ˆH���������� ��Jdisabled���������� ���ãdss_venc�������������Œ���²���������“fck�������port�������endpoint������������:���������� ’������������Ð���õ������������ssi-controller@48058000������� ����ti,omap3-ssi�������������ãssi���������Jokay�������������ˆH€����H������������ðsys�gdd����������Ø���G��������)gdd_mpu����������������������+�������������í���������Œ���t�� �������� ���“ssi_ssr_fck�ssi_sst_fck�ssi_ick����ssi-port@4805a000�������������ti,omap3-ssi-port������������ˆH ����H¨������������ðtx�rx������������Ø���C���D������ssi-port@4805b000�������������ti,omap3-ssi-port������������ˆH°����H¸������������ðtx�rx������������Ø���E���F���������pinmux@480025d8������� ����ti,omap3-padconf�pinctrl-single����������ˆH�%Ø���$���������������������+�������������ô�������������������������������)�����������G��ÿ��������ddefault���������r�����pinmux_hsusb2_2_pins����������0��|������������������������� �����"�����������Ð��������pinmux_w3cbw003c_2_pins���������|���������������Ð��������pinmux_led_pins���������|���������������������Ð�� ������pinmux_button_pins����������|�������������������Ð��!���������isp@480bc000���������� ����ti,omap3-isp�������������ˆHÀ���üHØ���|���������Ø����������� ����������������l�������� ¤������������Ö������ports������������������������+�������������bandgap@48002524�������������ˆH�%$�������������ti,omap34xx-bandgap��������� °�������������Ð��������target-module@480cb000������������ti,sysc-omap3430-sr�ti,sysc����������ãsmartreflex_core�������������ˆH°$�����������ðsysc������������ú������������Œ�����������“fck����������������������+������������í����H°�������smartreflex@0�������������ti,omap3-smartreflex-core������������ˆ����������������Ø������������target-module@480c9000������������ti,sysc-omap3430-sr�ti,sysc����������ãsmartreflex_mpu_iva����������ˆH$�����������ðsysc������������ú������������Œ�����������“fck����������������������+������������í����H�������smartreflex@480c9000��������������ti,omap3-smartreflex-mpu-iva�������������ˆ����������������Ø������������target-module@50000000������������ti,sysc-omap2�ti,sysc������������ˆP�������������ðrev����������Œ�����á���������“fck�ick����������������������+������������í����P�����@����������opp-table�������������operating-points-v2-ti-cpu����������������������Ð������opp1-125000000���������� Æ����sY@�������� Í�à˜�à˜�à˜�������� Ûÿÿÿÿ���������opp2-250000000���������� Æ����æ²€�������� Í�g8�g8�g8�������� Ûÿÿÿÿ������������ ì������opp3-500000000���������� Æ����Íe��������� Í�O€�O€�O€�������� Ûÿÿÿÿ���������opp4-550000000���������� Æ���� ÈU€�������� Í�tx�tx�tx�������� Ûÿÿÿÿ���������opp5-600000000���������� Æ����#ÃF��������� Í�™p�™p�™p�������� Ûÿÿÿÿ���������opp6-720000000���������� Æ����*êT��������� Í�™p�™p�™p�������� Ûÿÿÿÿ������������ ø���������thermal-zones������cpu_thermal��������� ���ú�������� ��è�������� '������N �������� 4�����trips������cpu_alert����������� D�8€�������� P��Ð���������ƒpassive����������Ð��������cpu_crit������������ D�_�������� P��Ð������ ���ƒcritical�������������cooling-maps�������map0������������ [���������� `��ÿÿÿÿÿÿÿÿ���������������memory@0�������������|memory�����������ˆ��������������pwmleds������� ����pwm-leds�������overo�����������overo:blue:COM���������� o������w5”�������� t����������� ƒmmc0�������������sound�������������ti,omap-twl4030��������� ™overo����������� ¢��������hsusb2_power_reg��������������regulator-fixed���������—hsusb2_vbus���������¦�LK@��������¾�LK@��������]����������������� «�p��������� ¼���������Ð��������hsusb2_phy������������usb-nop-xceiv����������� Ï����������������J����������ÿ�������������Ð��������regulator-w3cbw003c-npoweron��������������regulator-fixed���������—regulator-w3cbw003c-npoweron������������¦�2Z ��������¾�2Z ��������]������������������ ¼���������Ð���ý������regulator-w3cbw003c-wifi-nreset���������ddefault���������r��������������regulator-fixed������� ��—regulator-w3cbw003c-wifi-nreset���������¦�2Z ��������¾�2Z ��������]����������������� «��'���������Ð���þ������lis33-3v3-reg�������������regulator-fixed���������—lis33-3v3-reg�����������¦�2Z ��������¾�2Z ���������Ð���ñ������lis33-1v8-reg�������������regulator-fixed���������—lis33-1v8-reg�����������¦�w@��������¾�w@���������Ð���ð������ads7846-reg�����������regulator-fixed���������—ads7846-reg���������¦�2Z ��������¾�2Z ���������Ð���÷������backlight�������������gpio-backlight����������ddefault���������r����������4���ô���������������� Û������leds���������� ����gpio-leds�����������ddefault���������r�� ���heartbeat�����������overo:red:gpio21������������4�������������� �� ƒheartbeat���������gpio22����������overo:blue:gpio22�����������4�����������������gpio_keys��������� ����gpio-keys�����������ddefault���������r��!���������������������+�������button0���������button0��������� æ�����������4�����������������¦������button1���������button1��������� æ����������4�����������������¦������������ compatible�interrupt-parent�#address-cells�#size-cells�model�i2c0�i2c1�i2c2�mmc0�mmc1�mmc2�serial0�serial1�serial2�display0�device_type�reg�clocks�clock-names�clock-latency�operating-points-v2�#cooling-cells�phandle�interrupts�ti,hwmods�ranges�#pinctrl-cells�#interrupt-cells�interrupt-controller�pinctrl-single,register-width�pinctrl-single,function-mask�pinctrl-names�pinctrl-0�pinctrl-single,pins�syscon�regulator-name�regulator-min-microvolt�regulator-max-microvolt�#clock-cells�ti,bit-shift�reg-names�ti,sysc-mask�ti,sysc-sidle�ti,syss-mask�dmas�dma-names�clock-frequency�ti,max-div�ti,index-starts-at-one�clock-mult�clock-div�ti,set-bit-to-disable�ti,clock-mult�ti,clock-div�ti,set-rate-parent�ti,index-power-of-two�ti,low-power-stop�ti,lock�ti,low-power-bypass�ti,dividers�ti,sysc-midle�#dma-cells�dma-channels�dma-requests�ti,gpio-always-on�gpio-controller�#gpio-cells�interrupts-extended�bci3v1-supply�io-channels�io-channel-names�regulator-always-on�ti,use-leds�usb1v5-supply�usb1v8-supply�usb3v1-supply�usb_mode�#phy-cells�#pwm-cells�keypad,num-rows�keypad,num-columns�#io-channel-cells�status�pagesize�Vdd-supply�Vdd_IO-supply�st,click-single-x�st,click-single-y�st,click-single-z�st,click-thresh-x�st,click-thresh-y�st,click-thresh-z�st,irq1-click�st,irq2-click�st,wakeup-x-lo�st,wakeup-x-hi�st,wakeup-y-lo�st,wakeup-y-hi�st,wakeup-z-lo�st,wakeup-z-hi�st,min-limit-x�st,min-limit-y�st,min-limit-z�st,max-limit-x�st,max-limit-y�st,max-limit-z�#mbox-cells�ti,mbox-num-users�ti,mbox-num-fifos�ti,mbox-tx�ti,mbox-rx�ti,spi-num-cs�label�spi-max-frequency�spi-cpol�spi-cpha�enable-gpios�remote-endpoint�vcc-supply�pendown-gpio�ti,x-min�ti,x-max�ti,y-min�ti,y-max�ti,x-plate-ohms�ti,pressure-max�wakeup-source�ti,dual-volt�pbias-supply�vmmc-supply�bus-width�vqmmc-supply�cap-sdio-irq�non-removable�#iommu-cells�ti,#tlb-entries�interrupt-names�ti,buffer-size�#sound-dai-cells�ti,no-reset-on-init�ti,no-idle�ti,timer-alwon�assigned-clocks�assigned-clock-parents�ti,timer-dsp�ti,timer-pwm�ti,timer-secure�port2-mode�remote-wakeup-connected�phys�gpmc,num-cs�gpmc,num-waitpins�linux,mtd-name�nand-bus-width�gpmc,device-width�ti,nand-ecc-opt�gpmc,sync-clk-ps�gpmc,cs-on-ns�gpmc,cs-rd-off-ns�gpmc,cs-wr-off-ns�gpmc,adv-on-ns�gpmc,adv-rd-off-ns�gpmc,adv-wr-off-ns�gpmc,we-off-ns�gpmc,oe-off-ns�gpmc,access-ns�gpmc,rd-cycle-ns�gpmc,wr-cycle-ns�gpmc,wr-access-ns�gpmc,wr-data-mux-bus-ns�multipoint�num-eps�ram-bits�interface-type�usb-phy�phy-names�power�data-lines�iommus�ti,phy-type�#thermal-sensor-cells�opp-hz�opp-microvolt�opp-supported-hw�opp-suspend�turbo-mode�polling-delay-passive�polling-delay�coefficients�thermal-sensors�temperature�hysteresis�trip�cooling-device�pwms�max-brightness�linux,default-trigger�ti,model�ti,mcbsp�startup-delay-us�enable-active-high�reset-gpios�default-on�linux,code�